Триггер - прерывание
Cтраница 1
 |
Условное графическое обозначение К589ИКН. [1] |
Триггер прерывания служит для выработки признака прерывания и запоминания этого признака до следующего такта. Триггер работает по фронту синхроимпульса. [2]
В двух предыдущих примерах устройство не получает подтверждения о том, ответил ли процессор на прерывание, так как триггер прерывания инактивируется, когда порт выбран процессором; этот сигнал выбора может быть воспринят на выходе INT 74S412 устройством как подтверждение передачи данных. Этот вид запроса-подтверждения, относимый к типу рукопожатие, весьма важен для повышения надежности системы. [3]
По интерфейсу передаются от МП следующие выходные сигналы: синхронизации, указывающий начало каждого машинного цикла; указание внешним цепям, что шина данных включена на прием ( сигнал используется для строби-рования данных, поступающих на МП от ЗУ или от ПУ); ожидания, указывающий, что ЦП находится в ждущем состоянии; управления записью в ЗУ или в ПУ ( на время действия этого сигнала на информационной шине поддерживаются данные); указания, что шина адреса и данных имеет большое входное сопротивление; состояний триггера прерывания. [4]
Если на вход MD подается сигнал высокого уровня, порт 74S412 работает в режиме вывода. В этом режиме данные загружаются в фиксаторы данных п ри выборе данного порта ( с использованием DS1 и DS2) и сохраняются до тех пор, пока на линиях выбора отсутствуют сигналы выбора порта. Триггер прерывания активируется по спадающему фронту строб-импульса. В этом режиме выходные тристабильные буферы всегда находятся в разрешенном состоянии. [5]
 |
Применение МБР. [6] |
Сигналу ЗП соответствует уровень лог. Такое представление ЗП удобно для непосредственной подачи на вход блока приоритетного прерывания БПП. Как видно из схемы на рис. 5.44, ЗП формируется при сбросе триггера прерывания ТП в состояние лог. [7]
Функции портов ввода и вывода в общем-то сходны, поэтому эти устройства изготовляются в виде схем со средним и большим уровнем интеграции, выполняющих обе функции. В устройстве 74S412 имеется 8 триггеров для фиксации данных, схемы управления и выбора ( включая триггер обслуживания прерывания и вывод от этого триггера) и набор из 8 тристабильных буферов для подсоединения устройства к общей шине. Возможен также сброс, при котором очищаются не только триггеры фиксации данных, но и триггер прерывания. [8]
 |
Структурная схема канала ПДП. [9] |
ТПР, который запоминает сигнал запроса на прерывание. Сигналы с этих триггеров поступают на общую линию прерывания через схему ИЛИ. Если на линии прерывания появляется сигнал запроса, то МП выполняет специальные команды, которые последовательно проверяют состояние триггеров прерывания. При обнаружении взведенного триггера МП переходит к исполнению подпрограммы, адрес которой устанавливается в соответствии с номером триггера по порядку опроса. Более быструю реакцию МП на запросы прерывания обеспечивает аппаратная реализация опроса ВУ. [10]
 |
Логика управления векторными приоритетными прерываниями. [11] |
Это позволяет подпрограмме обслуживания прерывания изменять приоритет прерываний, разрешаемых во время ее выполнения. Как показано в верхней части рис. 5.12, программируемая маска реализуется введением в логику управления приоритетными векторными прерываниями регистра маски и компаратора. Регистр маски считается портом ВВ, и поэтому записать в него 3-битную маску можно с помощью команды вывода. Вектор прерываний от шифратора приоритетов подается в компаратор по линиям А, а маска подается в компаратор по линиям В. Если приоритет прерывания выше маски, триггер прерывания устанавливается; в противном случае запрос игнорируется. Если этот бит установлен в 1, он перевешивает выход компаратора. [12]
 |
Пример построения схемы для обработки более восьми прерываний.| Варианты применения микросхемы К589ИК14. [13] |
В нашем случае четвертый триггер регистра текущего со-гтояния обеспечивает лог. О на входе схемы ИЛИ, а схема сравнения приоритетов выдает на эту схему лог. Этим же сигналом по входу 5 триггер блокировки прерывания устанавливается в 1, тем самым запрещая прием новых запросов на прерывание в регистр запросов на прерывание и подготавливая триггер прерывания к сбросу в нулевое состояние. Вторым импульсом по входу CLK происходит сброс триггера прерывания в нуле-пое состояние, что означает окончание сигнала подтверждения прерывания. [14]
В нашем случае четвертый триггер регистра текущего со-гтояния обеспечивает лог. О на входе схемы ИЛИ, а схема сравнения приоритетов выдает на эту схему лог. Этим же сигналом по входу 5 триггер блокировки прерывания устанавливается в 1, тем самым запрещая прием новых запросов на прерывание в регистр запросов на прерывание и подготавливая триггер прерывания к сбросу в нулевое состояние. Вторым импульсом по входу CLK происходит сброс триггера прерывания в нуле-пое состояние, что означает окончание сигнала подтверждения прерывания. [15]
Страницы: 1 2