Одноступенчатый триггер

Cтраница 1

Схемы, условные графические обозначения и временные диаграмм ы работы двухступенчатых Т - триггеров. а - асинхронного, б - синхронного. [1]

Одноступенчатые триггеры со статическим управлением имеют одну ступень запоминания информации. В них прием ( запись) и передача информации на выходы схемы происходят одновременно. В результате на время записи информации возможно нарушение информационного состояния на выходах схемы. Чтобы этого избежать, используют двухступенчатые триггеры. [2]

У одноступенчатых триггеров прием и передача на / чвыход принятой информации неразрывно связаны. У двухступенчатых триггеров прием и передача на ыход принятой информации разделены так, что потен-на выходах триггера меняются лишь после того, ак триггер перешел в режим хранения принятой информации. [3]

При использовании одноступенчатых триггеров выдача информации с триггера и прием информации в триггер производятся синхросигналами разных серий, не совпадающими по времени. Поэтому для правильного выполнения перечисленных выше действий снимаемую с триггеров информацию надо где-то запоминать на время, на которое отстоят друг от друга эти синхросигналы. Такое временное запоминание в потенциальных схемах осуществляют вспомогательные триггеры, включаемые в цепи сдвига. Они образуют дополнительный регистр. [4]

Для работы устройств на одноступенчатых триггерах необходимы как минимум две фазы импульсов синхронизации. [5]

Последнее время D-тригтером начали называть также и одноступенчатый триггер с управлением по одному входу, не создающий указанную задержку. [6]

Временная диаграмма однофазной синхронизации двухступенчатых триггеров. [7]

Уравнение (2.57) является условием устойчивой работы схемы на одноступенчатых триггерах с однофазной синхронизацией. [8]

По принципу построения триггеры со статическим управлением делятся на одноступенчатые и двухступенчатые. Одноступенчатые триггеры характеризуются наличием одной ступени запоминания информации, двухступенчатые триггеры имеют две ступени запоминания информации. Вначале информация записывается в первую ступень, а затем переписывается во вторую и появляется на выходе. [9]

По принципу построения триггеры со статическим управлением можно разделить на одноступенчатые и двухступенчатые. Одноступенчатые триггеры имеют одну ступень запоминания информации. Запись информации в такие триггеры представляет собой непрерывный во времени процесс установления состояния триггера под воздействием информационных сигналов. [10]

Распределитель на О-триггерах. а-функциональная схема. б - временная дна-грамма. [11]

На рис. 9.8, б представлена временная диаграмма распределителя, иллюстрирующая изложенное. Применение одноступенчатых триггеров, изменяющих свое состояние в момент перехода нуля в единицу ( 0 / 1) и в течение всей длительности импульса С, недопустимо, так как в зависимости от продолжительности импульсов С возможно переключение нескольких триггеров в течение действия одного импульса. [12]

На рис. 7.33 6 представлена временная диаграмма распределителя, иллюстрирующая изложенное. Применение одноступенчатых триггеров, изменяющих свое состояние в момент перехода нуля в единицу ( 0 / 1) и течение всей длительности импульса С, недопустимо так как в зависимости от продолжительности импульсов С возможно переключение нескольких триггеров в течение действия одного импульса. [13]

Это обстоятельство гарантирует сдвиг содержимого регистра только на один разряд под воздействием каждого тактового импульса. В случае использования в рассмотренной схеме одноступенчатых триггеров при достаточной длительности тактового импульса возможен сдвиг записанного в регистре кода сразу на несколько разрядов. [14]

Рассмотрим, при каких условиях происходят сбои в схеме иа рис. 2 - 20, если в ней используются триггеры этого типа. При этих условиях сбои в схеме на двухступенчатых триггерах не возникают. Не так обстоит дело в схеме на одноступенчатых триггерах. Если на входе триггера Тг % информация сменилась, то этот триггер, а за ним и логическая схема Л2 начинают срабатывать сразу же, как придет первый импульс синхронизации фазы сч. При этом из-за взаимовлияний появляются ложные сигналы в элементах логической схемы JIi. Последний по времени из этих ложных сигналов поступит на вход триггера Тг2 через время, равное 2 / ср. [15]

Страницы: 1 2