Двухступенчатый триггер

Cтраница 4

Среди триггеров типов D и Т наибольшее распространение получили триггеры, тактируемые фронтом. Такие триггеры строятся по двухступенчатой схеме. Двухступенчатые триггеры состоят из двух тактируемых импульсом триггеров ( основного и вспомогательного), которые синхронизируются взаимно инверсными тактовыми сигналами. При воздействии тактового импульса информация со входа ведущего триггера Т переписывается на его выход. [46]

Первая ступень - ведущий - служит для промежуточной записи входной информации, а вторая - ведомый - для последующего запоминания и хранения. Все двухступенчатые триггеры по сути своей - тактируемые. У двухступенчатых триггеров формирование нового состояния происходит за два такта, поэтому иногда такие триггеры называют двухтактными. [47]

В режиме хранения информации ( отсутствие импульсов на входе I) оба триггера ST1 и ST2 находятся в одинаковом состоянии. Считывание 1 следующим входным импульсом происходит аналогично в два этапа. Счетный вход двухступенчатого триггера является прямым статическим входом. [48]

Условные графические обозначения синхронного счетного ( а, универсального ( б и в и D-трштеров ( г. [49]

Во время записи единицы в ST1 триггер ST2 отключается от ST1 инвертором DU: при Т 1 Т О, поэтому S2 R2 О, т.е. 512 по-прежнему находится в режиме хранения сигнала. Считывание 1 следующим входным импульсом происходит аналогично в два этапа. Счетный вход двухступенчатого триггера является прямым статическим входом. [50]

Синхронизируемый RST-триггер, выполненный на логических элементах И-НЕ ( а и его условное изображение ( б, логических элементах ИЛИ-НЕ ( б и его графическое изображение ( г. Двухступенчатый RST-триггер ( д и его условное графическое изображение ( е. [51]

Особенность одноступенчатых RS-триггеров - записываемая в них информация практически сразу ( лишь с небольшой задержкой, обусловленной временем срабатывания) появляется на выходах, что не всегда желательно. Поэтому в таких случаях используются двухступенчатые ( двухтактные) триггеры ( рис. 107, д), состоящие из основного Т1 ( главного, ведущего, мастера) и вспомогательного Т2 ( дополнительного, ведомого, помощника) триггеров. Здесь символ ТТ отображает двухступенчатый триггер. Когда сигнал синхронизации принимает значение логического 0, то информационные входы первого триггера запираются, а входы второго - отпираются и происходит перезапись информации из первого триггера во второй. [52]

Схема синхронного двухступенчатого триггера приведена на рис. 1 - 10 а. Этот триггер-вспомогательный, основным триггером является триггер ТВъ Основным триггером у двухступенчатых триггеров мы будем называть выходной триггер. Когда значение импульса синхронизации равно О, вспомогательный триггер установлен в исходное состояние, а основной триггер хранит информацию, поскольку на обоих выходах вспомогательного триггера находятся потенциалы хранения. После того как значение импульса синхронизации меняется с 0 на 1, вспомогательный триггер, приняв информацию, передает ее в основной триггер, а сам автоматически переходит в режим хранения. [53]

Первые серии микросхем на МОП-структурах были выполнены по схемотехнике высоковольтных р-канальных схем. К их числу следует отнести серию К172, на базе которой создано семейство настольных калькуляторов. Состав серии был ограничен четырьмя простыми логическими схемами ( до 30 элементов на кристалле) и двухступенчатым триггером с входной логикой. Эти схемы имели малое быстродействие ( t3HPl мкс), большую мощность потребления ( 40 мВт / ЛЭ) и большие ( по абсолютной величине) уровни выходного напряжения иЕых - - 7 5 В, UEb ] X-23 В) не совместимые с уровнями микросхем ТТЛ. В новых разработках микросхемы серии КШ не применяются. [54]

Первые серии микросхем на МОП-структурах были выполнены по схемотехнике высоковольтных р-канальных схем. К их числу следует отнести серию К172, на базе которой создано семейство настольных калькуляторов. Состав серии был ограничен четырьмя простыми логическими схемами ( до 30 элементов на кристалле) и двухступенчатым триггером с входной логикой. Эти схемы имели малое быстродействие ( t3HPl икс), большую мощность потребления ( 40 мВт / ЛЭ) и большие ( по абсолютной величине) уровни выходного напряжения 1, - 7 5 В, UBbIX - 2 3В), не совместимые с уровнями микросхем ТТЛ. В новых разработках микросхемы се-рий К172 не применяются. [55]

Однако реализовать на практике такой триггер оказывается совсем не просто. Так как при R S l триггер меняет свое состояние на противоположное, это будет гриводить к тому, что выходное состояние такого устройства будет непрерывно изменяться, пока RS l с периодом, равным удвоенному времени переключения логического элемента. Для того чтобы избежать этого и реализовать логическое устройство, огисываемое логическим выражением ( 3), применяют так называэмые двухступенчатые триггеры. [56]

Схемы, условные графические обозначения и временные диаграмм ы работы двухступенчатых Т - триггеров. а - асинхронного, б - синхронного. [57]

Одноступенчатые триггеры со статическим управлением имеют одну ступень запоминания информации. В них прием ( запись) и передача информации на выходы схемы происходят одновременно. В результате на время записи информации возможно нарушение информационного состояния на выходах схемы. Чтобы этого избежать, используют двухступенчатые триггеры. [58]

Интегральные микросхемы НСТЛМ серии К172.| Интегральные микросхемы ТПТЛ серии К138. [59]

Логические элементы / и / / ( рис. 137) реализуют операции ИЛИ и ИЛИ - НЕ и могут иметь как прямые, так и инверсные выходы. Они отличаются один от другого числом входов и числом логических элементов в микросхеме. Элемент / / / выполняет логическую функцию И и не имеет инверсных выходов. Элемент IV реализует логическую функцию И - ИЛИ и может иметь как прямой, так и инверсный выход. В состав серии входит также микросхема V, содержащая двухступенчатый триггер, который широко применяется для построения регистров и счетчиков. [60]

Страницы: 1 2 3 4 5