Триггер-защелка

Cтраница 2

На рис. 6.10 приведена схема БГСЗ. В этой схеме прием сигналов кадров производится в ППР1 с клеммы К. По сигналу на клемме Z, инициирующему посылку кадра В и блокировку передатчика в БПП, производится передача из ППР2 через элемент И1 на клемму В кадра В. Управление передачей осуществляется тактирующими сигналами с клеммы и разрешающим сигналом на клемме L, устанавливающим триггер-защелку Т1 в состояние Г Сброс этого триггера в исходное состояние 0 производится после того, как кадр В покинет ППР2 и это обнаружит многовходовой элемент ИЛИ - НЕ. В результате ППР2 автоматически остановится после передачи последнего бита кодовой последовательности кадра В. [16]

На рис. 6.10 приведена схема БГСЗ. В этой схеме прием сигналов кадров производится в ППР1 с клеммы Y. По сигналу на клемме Z, инициирующему посылку кадра В и блокировку передатчика в БПП, производится передача из ППР2 через элемент И1 на клемму В кадра В. Управление передачей осуществляется тактирующими сигналами с клеммы и разрешающим сигналом на клемме L, устанавливающим триггер-защелку Т1 в состояние ГлСброс этого триггера в исходное состояние 0 производится после того, как кадр В покинет ППР2 и это обнаружит многовходовой элемент ИЛИ - НЕ. В результате ППР2 автоматически остановится после передачи последнего бита кодовой последовательности кадра В. [17]

Структурная схема для измерения низкой частоты синусоидального сигнала. [18]

Здесь выполняется обычное измерение частоты. Полученное значение частоты запоминается в счетчике. Пусть L2 Ly В этом случае выходной сигнал компаратора С имеет ВЫСОКИЙ уровень. Когда приходит следующий счетный импульс, на выходе Q D-триггера устанавливается ВЫСОКИЙ уровень, и, триггер-защелка L запоминает новое значение частоты / Это значение / сравнивается с ранее сохраненным в триггере L2 максимальным значением. Если, по-прежнему L2 Lv сигнал С остается ВЫСОКИМ и состояние D-триггера также не меняется. [19]

Основными элементами Л - разрядного АЦП являются 2N - 1 компараторов напряжения. На один из двух дифференциальных входов каждого компаратора подается свое опорное напряжение. Индивидуальное опорное напряжение для каждого компаратора формируется внутренним резистор-ным делителем. Другие входы компаратора объединены, и на них подается входной сигнал. По функционированию и структуре компараторы напряжения в АЦП параллельного преобразования аналогичны компараторам 597СА1 и 597СА2, во входной каскад которых встроен триггер-защелка. На выходах компараторов устанавливаются напряжения лог. Длительность импульса опроса равна 1 - 10 не. Дешифратор представляет это слово в виде двоичного / - разрядного кода, и затем по команде дешифрированное слово записывается в выходной регистр. Поскольку каждая из 2W - 1 градаций входного сигнала оцифровывается отдельным компаратором, то время преобразования в таком АЦП определяется временем переключения компаратора и, следовательно, оно минимально возможное. [20]

Страницы: 1 2