Cтраница 1
Модульная адресация с использованием базового регистра ( Вп) и модульного регистра ( Mj), позволяет программисту размещать модульный буфер по любому адресу. Начальный адрес буфера выравнивать в большинстве архитектур не требуется. [1]
Значения модульного регистра, [ TABLE ] Значения модульного регистра, режим модульной адресации режим циклической модульной адресации. [2] |
Режимы модульной адресации могут модифицировать арифметический результат команд ADDA или SUBA. При обновлении Rn, которое активизируется в режиме модульной адресации, модульный модификатор учитывается. [3]
Значения модульного регистра, [ TABLE ] Значения модульного регистра, режим модульной адресации режим циклической модульной адресации. [4] |
Регистры В, ВО - В7, для циклической модульной адресации не используются. Поэтому соответствующие им регистры D8 - R15 могут использоваться для линейной адресации. [5]
Значения модульного регистра, [ TABLE ] Значения модульного регистра, режим модульной адресации режим циклической модульной адресации. [6] |
Режимы модульной адресации могут модифицировать арифметический результат команд ADDA или SUBA. При обновлении Rn, которое активизируется в режиме модульной адресации, модульный модификатор учитывается. [7]
Линейная адресация полезна для адресации общего назначения. Адресация с реверсивным переносом полезна для 2 k - точечной адресации БПФ. Модульная адресация полезна для создания циклических буферов для FIFO-очередей, линий задержки. Циклическая модульная адресация полезна для редукции аргумента при интерполяции, генерации волновых форм. [8]
В линейном адресном режиме адрес вычисляется с использованием обычной прямой арифметики. Пользователь видит полное пространство памяти, определяемое адресами. В этом режиме не существует возможности для реверсивного переноса или модульной адресации, и адрес не может быть модифицирован. [9]
Линейная адресация полезна для адресации общего назначения. Адресация с реверсивным переносом полезна для 2 k - точечной адресации БПФ. Модульная адресация полезна для создания циклических буферов для FIFO-очередей, линий задержки. Циклическая модульная адресация полезна для редукции аргумента при интерполяции, генерации волновых форм. [10]