Низкий уровень - сигнал
Cтраница 2
Низкий уровень сигнала LOCK запрещает освобождать системную шину любому другому арбитру, низкий уровень сигнала CRQLCK апрещает освобождать системную шину арбитру с более низким приоритетом. [16]
Система типа К744 предназначена для сбора информации об объекте с датчиков, имеющих низкий уровень сигналов постоянного тока. [17]
Следует иметь в виду, что в рассмотренных схемах триггеров за код 1 принимается низкий уровень сигналов, а за код 0 высокий, что объясняется спецификой построения данных схем. [18]
После окончания начальной установки формируется сигнал ( 2 2 мс), при наличии которого низкий уровень сигнала питания не воспринимается. При отказе питания по верхней границе схема формирует запрос на прерывание вырабатывает потенциал ( длительностью 6 6 мс), достаточный для выполнения программы обслуживания отказа питания. Операционная система подготавливает ячейки 24 и 26, а ЦП, сформировав вектор 24, примет содержимое этих ячеек соответственно в R7 и ССП. Спустя 6 6 мс, если напряжение не перешло нижнюю границу, вырабатывается сигнал начальной установки и происходит переход к микропрограмме пуска. [19]
 |
Элемент И - ИЛИ - НЕ на интегральных схемах класса ТТЛ и его условное обозначение.| Триггер с раздельным запуском на интегральных схемах классаДТЛ. [20] |
В исходном состоянии на входы х1 поступают сигналы высокого уровня, в результате чего на выходе у устанавливается низкий уровень сигнала. [21]
Получение сигнала, пропорционального производной, путем включения дифференцирующей ячейки непосредственно после элемента сравнения не представляется целесообразным вследствие низкого уровня сигнала и наличия в нем паразитных составляющих. [22]
При конструировании преобразователей с Dy от 20 - 30 до 70 - 80 мм отпадают главные трудности разработки приборов малых размеров: существенное влияние трения в опорах и низкий уровень сигнала. [23]
Поскольку прямое сопротивление диодов бесконечно мало по сравнению с RK, в результате протекающего по цепи тока почти все напряжение падает на этом резисторе и на выходе схемы устанавливается тот же низкий уровень сигнала, соответствующий коду 0, что и на входе. [24]
На соответствующие управляющие входы блока инверсий М2 OPA, OPB, OPC, OPD подаются сигналы управления видом операции ( сложение или вычитание соответствующих чисел А, В, С или D), причем низкий уровень сигнала ОР соответствует сложению слагаемого по выбранному каналу, а высокий уровень - вычитанию. [25]
 |
Зависимость напряженности поля суперпозиции двух комплексных воли. [26] |
Низкий уровень сигнала на входе осциллографа сохраняется при уменьшении частоты вплоть до высокочастотной границы диапазона комплексных волн. Затем наступает резкое, примерно на два порядка, возрастание сигнала на входе осциллографа, как при резонансе в добротной колебательной системе. [27]
Интегральная схема 74LS14 является инвертируюш нм триггером Hex Smith. Низкий уровень сигнала на входе приводит к высокому уровню сигнала на выходе, а высокий уровень сигнала на входе - к низкому уровню сигнала на выходе. Эта интегральная схема используется для запирания сигнала. В отличие от нормального ТТЛ-затвора входные сигналы изменяются скачкообразно, что используется для достижения режима медленно меняющихся выходных сигналов или сигналов с помехами на выходе. Точка хода для положительного сигнала составляет 1 7 Б, а для отрицательного сигнала составляет 0 9 В. Скачкообразный переход или область гистерезиса составляет порядка 0 8 В. Задержка на распространение сигнала в затворе обычно равна 17 не. [28]
 |
Временные диаграммы режима 0. [29] |
Низкий уровень сигнала OBF информирует о выводе новых данных. Сигнал OBF устанавливается по фронту WR и сбрасывается по срезу АСК Подтверждение приема выходных данных со стороны внешнего устройства. [30]
Страницы: 1 2 3 4 5