Ускорение - умножение
Cтраница 3
Следует отметить, что при использовании некоторых аппаратных методов ускорения умножения сокращение количества суммирований может не привести к уменьшению времени умножения. Например, если в АЛУ реализован сумматор с запоминанием переносов и сложение в сумматоре совмещено по времени со сдвигом, то время умножения определяется числом сдвигов ( количеством разрядов множителя) и уменьшение суммирований не приводит к сокращению времени умножения. [31]
В модели ЕС-1020 в процессе накопления сумм частных произведений для ускорения умножения, кроме самого множимого, используются его удвоенные значения, а в модели ЕС-1030 - еще и учетверенные. Они получаются путем специальных действий сдвига множимого в начале операции при вызове из ООП первого операнда. Для удвоения множимое сдвигается на один двоичный разряд влево и, если необходимо, корректируется. В ЕС-1030 удвоенное значение аналогично сдвигается еще на разряд влево для получения учетверенной величины. [32]
 |
Блок умножения с дополнительными сумматорами. [33] |
В данном БУ могут быть использованы любые рассмотренные ранее методы ускорения умножения. Однако наиболее удобными являются умножение на один или два разряда с преобразованием множителя. [34]
Машина Аскота-110 имеет 12-разрядный сальдирующий счетчик без контрольного окна и приспособление для ускорения умножения. Цифровая клавиатура такая же, как у машины Астра-110, однако встречается также клавиатура типа Зоемтрон АЕС. [35]
Использование для построения ИС малой степени интеграции и БИС дает возможность реализовать рассмотренные методы ускорения умножения при построении функциональной схемы ОБУ. [36]
 |
Схема блока умножения с разорванной цепью переноса.| Блок, реализующий умножение на 12 разрядов. [37] |
В некоторых сверхбыстродействующих ЦВМ рассмотренный метод применяется в сочетании с другими аппаратными и логическими способами ускорения умножения. [38]
Все более широкое распространение, особенно в микропроцессорных системах, получают в настоящее время аппаратурные методы ускорения умножения, основанные на использовании комбинационных схем множительных устройств. Такие схемы реализуются в виде отдельных БИС или их композиции. Так, в составе БИС серии КР1802 имеется БИС-умножитель двух 16-разрядных операндов, вырабатывающий за один такт произведение двойной длины в прямом или дополнительном коде. [39]
 |
Схема блока, реализующего умножение с пропуском тактов суммирования, когда очередная цифра множителя равна 0. [40] |
Применение этого метода во второй и четвертой схемах Б У при tc t не приводит к ускорению умножения. Однако, если совмещать два и более сдвига с одним суммированием ( то есть t 2tc), то это приводит к повышению быстродействия в 1 25 и более раз. Для определенности предположим, что умножение производится с младших разрядов. При появлении цифр 00 в i - u такте производится сдвиг на один разряд, при появлении цифр 01 производится суммирование и два сдвига во время суммирования, при 10 - сдвиг, при И-суммирование и сдвиг. [41]
При выполнении умножения количество рабочих ходов машины равно сумме цифр в разрядах множителя. Поэтому для ускорения умножения в качестве множителя выбирается сомножитель с меньшей суммой цифр. [42]
Усложняется в основном схема управления АЛУ. В ЭВМ для ускорения умножения часто используются комбинации этих методов. [43]
Усложняется в основном схема управления арифметическим устройством. В вычислительных машинах для ускорения умножения часто используют комбинации этих методов. [44]
 |
Дерево сумматоров операционного блока умножения с параллельным вводом разрядов и параллельным сложением частичных произведений. [45] |
Страницы: 1 2 3 4