Устройство - оперативная память
Cтраница 4
СМ-4 строятся на базе процессора СМ-2104 с оперативной памятью СМ-3101 или СМ-3102 и периферийных устройств. Единый интерфейс типа Общая шина для связи с устройством оперативной памяти и внешними устройствами обеспечивает простоту компоновки комплексов. Все устройства подключаются к общей шине стандартным способом. Регистры внешних устройств адресуются процессором как ячейки оперативной памяти. [46]
Отсутствуют малогабаритные переносные, простые в эксплуатации дефектоскопы, позволяющие осуществлять как ручной, так и автоиативированный контроль в цеховых и полевых условиях крупногабаритных ферромагнитных объектов путем визуализации магнитных полей рассеивания от дефектов, что дает возможность оперативно получать инфорь цию о характере и форме выявляемых дефектов и об их взаиморасположении. Решение этой проблемы связано также с разработкой методов автоматической обработки оптических изображений, соответствугчих магнитному рельефу контролируемых объектов. В работах В.С.Козлова анализируется способ мэгнитотелевиаионной дефектоскопии, основанный на применении устройств оперативной памяти и поступающих с малой скоростью сигналов, имеющих место при механической развертке магнитного рельефа. Обзор существующих магнитных дефектоскопов показал, что отсутствуют серийные переносные дефектоскопы, имеющие простую технологию процесса контроля, позволяющие подучать четкое изображение внутренней структуры контролируемого иа-делия непосредственно в процессе контроля и облэдвющие высокой производительностью, экономичностью, малым весом и габаритами. [47]
Тестер ТРИФ СМ используется как сервисное оборудование комплексов СМ-3 и СМ-4 и предназначается для полноценной проверки работоспособности расширителя интерфейса ( РИФ СМ) без помощи периферийных устройств. Для проверки РИФ СМ с помощью периферийных устройств необходимо было бы подключить к каждому из уровней прерывания ( ЗПД, ЗП7 - ЗП4) минимально одно устройство. Тестер позволяет также проверить обмен по ОШ с центральным процессором и устройствами оперативной памяти и организовать режимы прерывания на всех четырех программных уровнях, уровне прямого доступа и проверить взаимодействие всех сигналов ОШ. [48]
В двухпроцессорной вычислительной системе на базе модели ЕС-1050 принята такая организация общей оперативной памяти, в которой используются двухвходовые блоки ОЗУ. Каждый вход обслуживает один из двух процессоров. Конфликты между запросами процессоров на обращение к ОЗУ разрешаются в самих устройствах оперативной памяти. [49]
 |
Схема проигрывателя компакт-дисков. [50] |
Если в результате анализа выясняется, что между двумя достоверными отсчетами содержится недостоверный, он заменяется среднеарифметическим значением соседних Если же подряд следует несколько недостоверных отсчетов, то перед началом ошибок начинает плавно уменьшаться коэффициент передачи, и к моменту появления ошибок он становится равным нулю. По окончании ошибок коэффициент передачи восстанавливается до первоначальной величины. Для возможности такого анализа записанной информации и устранения влияния ошибок в проигрывателе имеется устройство оперативной памяти. [51]
Все запросы от каналов и процессора на обмен данными с оперативной памятью фиксируются и удовлетворяются в порядке установленных приоритетов блоком управления памятью. Этот блок осуществляет также связь процессора с устройством памяти ключей защиты. В блоке управления памятью использован синхронный принцип обмена данными и управляющими сигналами с каналами и блоками процессора и асинхронный - с устройствами оперативной памяти. Это позволяет использовать устройства памяти с различными циклами обращения. В устройствах управления памятью используется метод двукратного расслоения с чередованием адресов. Возможен режим работы без чередования адресов, задаваемый с пульта управления. [52]
Каждому разделу оперативной памяти емкостью 2 Кбайт соответствует девятиразрядный ключ памяти, хранящийся в ПКЗ - специальной сверхбыстродействующей памяти малой емкости. При каждом Обращении к оперативной памяти одновременно производится обращение к памяти ключей защиты. В зависимости от комплектации модели ЕС-1050 в ее устройство защиты может входить один или два блока ПКЗ, каждый из которых обслуживает четыре устройства оперативной памяти емкостью по 256 Кбайт. [53]
Каждому разделу оперативной памяти емкостью 2 К байт соответствует девятиразрядный ключ памяти, хранящийся в ПКЗ - специальной сверхбыстродействующей памяти малой емкости. При каждом обращении к оперативной памяти одновременно производится обращение к памяти ключей защиты. В зависимости от комплектации модели ЕС-1050 в ее устройство защиты может входить один или два блока ПКЗ, каждый из которых обслуживает четыре устройства оперативной памяти емкостью по 256 К байт. [54]
Для организации взаимодействия блоков процессора и каналов с оперативной памятью для экономичного использования памяти в процессор введены средства управления памятью. Все запросы от каналов и процессора на обмен данными с оперативной памятью фиксируются и удовлетворяются в порядке установленных приоритетов блоков управления памятью. Этот блок осуществляет также связь процессора с устройством памяти ключей защиты. В блоке управления памятью использован синхронный принцип обмена данными и управляющими сигналами с каналами и блоками процессора и асинхронный - с устройствами оперативной памяти. Эго позволяет использовать устройства памяти разными циклами обращения. В устройствах управления памятью используется метод двукратного расслоения с чередованием адресов. Возможен режим работы без чередования адресов, задаваемый с пульта управления. [55]
В процессоре СМ-2М использованы микросхемы средней степени интеграции для реализации сложных логических функций. Процессор управляется микрокомандами, хранящимися в постоянном запоминающем устройстве. Формат микрокоманд имеет 36 разрядов. Первое поле установок и условных переходов - 7-разрядное. Установками называются микрооперации, по которым формируются сигналы для установки или сброса каких-либо признаков. Условные переходы - микрооперации, позволяющие модифицировать до четырех младших разрядов адреса следующей микрокоманды, поле адреса которой - 9-разрядное. Следующее 5-разрядное поле предназначено для управления сумматором и сдвигателем. За ним 4 - и 3-разрядное поля - поля первого и второго операндов соответственно. Последующее 2-разрядное поле содержит адрес записи результата, а 3-разрядное поле является полем микроопераций обращения к устройству оперативной памяти и перехода на подпрограмму. [56]
Страницы: 1 2 3 4