Матричное запоминающее устройство

Cтраница 1

Матричные запоминающие устройства представляют собой схемы, образованные пересекающимися рядами проводов ( шин), соединяемых в точках пересечения ( узлах матрицы) с помощью соответствующих устройств: диодов, ферритовых сердечников и пр. [1]

Матричное запоминающее устройство на ферритозых сердечниках состоит из ряда взаимно перпендикулярных проводов, проходящих в местах своего пересечения ( узлах) через ферритовые сердечники ( фиг. [2]

Матричные запоминающие устройства работают на продольном электрооптическом эффекте. Ко всей структуре сегнетоэлектрик-фотопроводник с помощью прозрачных электродов приложено однородное электрическое поле для включения оптического затвора. Однако переключение доменов может происходить только под освещенными участками фотопроводника. На рис. 6.37 показано образование доменов на освещенных участках. В освещенных участках фотопроводник имеет хорошую проводимость, в затемненных участках фотопроводник хороший изолятор. [3]

В рассмотренном матричном запоминающем устройстве принцип совпадения токов используется как при считывании информации, так при записи и регенерации. Это приводит к тому, что при всех режимах работы запоминающего устройства часть сердечников каждой матрицы возбуждается половинным током. Вследствие того, что форма петли гистерезиса у сердечника отличается от идеально прямоугольной, на общем проводе считывания, кроме полезного сигнала, возникают сигналы помех от всех сердечников, находящихся на возбужденных половинными токами проводах. [4]

Часть рассматриваемого матричного запоминающего устройства 3 показана на фиг. [5]

Использование принципа совпадения токов в матричных запоминающих устройствах предъявляет дополнительные требования к рабочим токам с точки зрения стабильности амплитуд и длительности импульсов. [6]

Нужно учесть, что в рассмотренных выше матричных запоминающих устройствах допустимы только небольшие отклонения амплитуды импульсов, поступающих в координатные обмотки, так как при уменьшении амплитуды возникает опасность несрабатывания ( неперемагничивания) сердечника даже при совокупном действии всех координатных обмоток; с другой стороны, при увеличении амплитуды импульсов возможно перемаг-ничивание сердечников под действием только части обмоток. Это обстоятельство обусловливает недопустимость форсировки и, следовательно, ведет к медленности процессов записи и считывания информации, не говоря уже о трудностях дозировки импульсов. [7]

Схема диэлектрического усилителя.| Щиэлектриче-ская матрица запоминающего устройства. [8]

На рис. 17 - 36 схематически показано выполнение матричного запоминающего устройства. Подача кратковременного импульса напряжения на соответствующие электроды приводит к местной поляризации небольшого объема сегнетоэлектрика. В дальнейшем на заштрихованных в клетку площадках сохраняется остаточный заряд, который несет информацию о полярности импульса и его адресе. [9]

Так как реальные ферритовые сердечники, используемые в матричных запоминающих устройствах, имеют петлю гистерезиса, отличную от прямоугольной, то под воздействием импульсов полутока они несколько меняют свое состояние и в обмотке считывания возникает ЭДС, характеризующая помехи. Помехи от всех сердечников, находящихся под воздействием полутока, складываются. Суммарная ЭДС помехи в обмотке считывания при значительной непрямоугольности петли гистерезиса может превзойти полезный сигнал. [10]

Схема из четырех координатных трансформаторов.| Схема обмоток в координатном трансформаторе.| Петля гистерезиса. [11]

Однако с существующими ферритовы-ми сердечниками, обладающими высокой прямоугольностью петли гистерезиса, удается получить в матричных запоминающих устройствах отношение сигнала считывания 1 к сигналу считывания 0, равное 15 и более. [12]

Существуют различные варианты построения магнитных оперативных запоминающих устройств на ферритовых сердечниках, из которых наибольшее распространение получили матричные запоминающие устройства. [13]

На модулях СТ-7А и СТ-7Б можно строить устройства десятичного счета ( декатроны), обегающие устройства, линии задержки, матричные запоминающие устройства, а также реализовывать другие многотактные схемы. [14]

Модули запоминающих устройств позволяют строить запоминающие статические и сдвигающие регистры на произвольное число разрядов, устройства десятичного счета ( декатроны), обегающие устройства, линии задержки, матричные запоминающие устройства и другие многотактные схемы. Элементарная ячейка памяти представляет собой устройство запоминания на такт. В модуле фиксируется то значение входного сигнала ( 1 или 0), которое соответствует моменту наступления очередного тактового сигнала. Дискретная информация остается запомненной до момента подачи следующего тактового сигнала. Логическая схема одной из модификаций элементарной ячейки памяти позволяет осуществлять запись при наличии двух поданных сигналов ( числового и командного) и стирание - при подаче специальной команды на дополнительный вход. [15]

Страницы: 1 2