Cтраница 1
Формирование адреса команды при этом сводится к простому увеличению на единицу соответствующего счетчика. Установленный порядок выборки команд изменяется по спец. Второй вариант применяется при цнклич. ЗУ, поскольку при этом обеспечивается возможность оптнм. [1]
Операционный блок выполняет операции формирования адресов команд и операндов, логические и арифметические операции, хранение операндов и результатов. Блок МПУ вырабатывает последовательность микрокоманд в зависимости от кода принятой команды. Блок БПр выполняет учет и предварительную обработку внешних и внутренних запросов на прерывание вычислительного процесса. Интерфейсный блок организует обмен информацией между МП и устройствами, расположенными на системной магистрали, осуществляет арбитраж при операциях ПДП, формирует последовательность управляющих сигналов. Блок СМ связывает внутреннюю магистраль МП с внешней, управляет усилителями приема и выдачи информации на совмещенные выводы адресов и данных. Микропроцессор содержит восемь 16-разрядных РОН, предназначенных для выполнения различных функций. Регистры общего назначения могут выполнять функции накопительных и индексных регистров, регистров автоинкрементной и автодекрементной адресации, указателей стека. Их можно использовать для выборки операндов - и записи результатов при выполнении арифметико-логических операций аналогично ячейкам памяти и регистрам внешних устройств. [2]
Счетчик команд СчК предназначен для формирования адресов команд, размещенных в ячейках ОП с последовательными адресами. В каждом цикле к содержимому СчК прибавляется единица, поэтому адреса команд представляют собой обыкновенную последовательность чисел. Содержимое СчК передается в начале каждого цикла в кодовые шины адреса КША для выборки из ОП кода очередной команды. В СчК информация может заноситься также и непосредственно с пульта управления ПУ. [3]
Счетчик команд СчК предназначается для формирования адресов команд, размещенных в ячейках оперативной памяти ОП с по-ледовательными адресами. В каждом цикле к содержимому счетчика команд прибавляется единица, поэтому адреса команд представляют собой обыкновенную последовательность чисел. Содержимое СчК передается в начале каждого цикла в кодовые шины адреса КША для выборки из ОП кода очередной команды. В СчК информация может заноситься также и непосредственно с пульта управления ПУ. [4]
Устройство входит в состав всех модификаций универсального процессора и предназначено: для формирования адресов команд; выполнения всех действий при установлении связи с главной памятью; приема слов с командной информацией и формирования из кодов требуемых команд; приема кодов микроопераций; приема или формирования сигналов условий, необходимых для выполнения микропрограмм отработки команд, формирования контрольных разрядов для информации, выдаваемой в главную память; индикации содержимого наиболее важных регистров универсального процессора, ячеек главной памяти, а также различных сигналов, характеризующих состояние процессора в данный момент. [5]
Устройство приема и передачи информации состоит из блоков приема и проверки информации, формирования адресов команд и блока генераторов. Опыт показывает, что при изготовлении целесообразно проверить работоспособность этих функциональных блоков ( например, это необходимо для блока приема и проверки информации), а потом, используя устройства УЗД, УОТИ и КП, проверить работоспособность самого УПП. [6]
По организации порядка выполнения команд - на машины с естеств. Формирование адреса команды при этом сводится к простому увеличению па единицу соответствующего счетчика. Установленный порядок выборки команд изменяется по спец. Второй вариант применяется при циклич. ЗУ, поскольку при этом обеспечивается возможность оптим. [7]
Вычислитель каждого блока имеет арифметико-логический узел ( АЛУ), ПЗУ, ОЗУ, узел синхронизации, интерфейс и узел прерываний. АЛУ предназначен для выполнения арифметических и логических действий над операндами и формирования адресов команд и операндов. ПЗУ объемом до 20 К 16-разрядных слов служит для хранения неизменяемых при эксплуатации системы ЧПУ программ математического обеспечения. При обращении к ПЗУ возможно только чтение информации. [8]
В процессе работы микропроцессор производит обращение в память за командами и операндами. Микропроцессор КР1810ВМ86 обеспечивает адресацию до 1 Мбайт памяти. Формирование адреса команд и операндов осуществляется с помощью сумматора адреса, регистров адреса команды и операнда, сегментных регистров. Сумматор адреса производит вычисление 20-разрядного физического адреса команд и операндов путем сдвига базового адреса сегмента, хранящегося в соответствующем сегментном регистре, и сложения его с величиной смещения, находящейся в регистре адреса. При вычислении адреса команды используются содержимое регистра сегмента кода и регистра адреса команды, при вычислении адреса операнда - содержимое регистра сегмента данных ( или дополнительного сегмента) и регистра адреса операнда. [9]
После выполнения данной операции счетчик команд прибавляет единицу к номеру предыдущей команды и таким образом вырабатывает номер следующей команды, которую необходимо получить из ОП и занести в регистр очередной команды. Такой способ формирования адреса следующей команды называется естественным. В этом случае команды программы размещаются в оперативной памяти в порядке их выполнения. При принудительном способе формирования адреса команд адрес следующей команды задается в адресной части предыдущей команды. [10]
Указатели и индексные регистры могут участвовать в большинстве арифметических и логических операций. Регистры SP, SI и DI также неявно используются в некоторых командах: операции со стеком, операции со строками. В процессе работы микропроцессор производит обращение в память за командами и операндами. Микропроцессор КР1810ВМ86 обеспечивает адресацию до 1 Мбайт памяти. Формирование адреса команд и операндов осуществляется с помощью сумматора адреса, регистров адреса команды и операнда, сегментных регистров. Сумматор адреса производит вычисление 20-разрядного физического адреса команд и операндов путем сдвига базового адреса сегмента, хранящегося в соответствующем сегментном регистре, и сложения его с величиной смещения, находящейся в регистре адреса. При вычислении адреса команды используются содержимое регистра сегмента кода и регистра адреса команды, при вычислении адреса операнда - содержимое регистра сегмента данных ( или дополнительного сегмента) и регистра адреса операнда. [11]