Формирование - адрес - микрокоманда
Cтраница 2
Данная микросхема предназначена для формирования сигналов управления блоками, входящими в состав управляющего устройства микропроцессора и участвующими в формировании адреса микрокоманды. В частности, эта микросхема формирует управляющие сигналы St. [16]
 |
Схема контроля байта информации на магистрали. [17] |
ЧПМ IN ] ( четность правильная банта N соответствующей магистрали), который через БК УИ поступает в узел модификации адреса БУ ПМП для формирования адреса последующей микрокоманды. Если четность принятой информации неправильная, на выходе F2 ИС формируется сигнал ошибки. [18]
Микропрограммное устройство управления содержит ПЗУ микрокоманд, в котором хранятся коды всех микрокоманд, и ПЗУ управления адресом, в котором хранятся коды, предназначенные для формирования адресов микрокоманд. В процессе работы с помощью ПЗУ управления адресом происходит формирование последовательности адресов, по которым из ПЗУ микрокоманд извлекается последовательность микрокоманд, соответствующая коду поступившей команды. [19]
Процессор содержит 8-разрядные АЛУ, блок регистров ( аккумулятор Акк, регистр адреса команды РгАК, регистр временного хранения РгВрХр), основную память ОП ( ширина выборки 8 бит) с адресным и информационным регистрами РгАОП и РгИОП, управляющую память ( память микрокоманд) УП с регистром адреса микрокоманды РгАМк и регистром микрокоманд РгМк, узел формирования адреса микрокоманды УФАМк. На схеме показаны связи между упомянутыми функциональными блоками. [20]
Время считывания микрокоманды из памяти микропрограмм доставляет 100 не. Логика формирования адреса микрокоманды имеет двухтактную схему. Микрокоманда - управляющее слово, организованное по принципу сочетания прямого и кодированного управления. Формат микрокоманды ( 40 разрядов) позволяет значительно сократить оборудование процессора, включая объем памяти микропрограмм. [21]
 |
Временная диаграмма работы основных блоков ЦУУ. [22] |
Рассмотрим теперь работу ЦУУ при выполнений одной микрокоманды. В полях формирования адреса предыдущей микрокоманды был найден адрес микрокоманды, которая поступает на исполнение в данный момент. Далее производится анализ полей микрокоманды, в результате которого определяются регистры процессора, где записаны подлежащие обработке операнды команды. Затем в дешифраторах вырабатывается соответствующий заданной в поле ФУНКЦИЯ микрооперации набор необходимых управляющих, сигналов, поступающих в операционный блок АЛУ. Арифметическо-логическое устройство выполняет микрооперацию, и по указанию полей С или управления ОП результат выполнения микрокоманды направляется либо в регистры процессора, либо в оперативную память. С помощью группы полей формирования адреса находится адрес новой микрокоманды, и цикл повторяется. [23]
На рис. 6.11 показан один из возможных вариантов построения управляющего устройства. Рассмотрим его узлы и их взаимодействие в процессе формирования адреса микрокоманды. [24]
 |
Структура микропрограммного устройства управления.| Временная диаграмма работы устройства управления. [25] |
Дешифраторы полей микрокоманд служат для непосредственного преобразования соответствующих частей микрокоманд в управляющие сигналы. В узле занесения кодов в регистр адреса ПП формируется адрес следующей микрокоманды, а управление формированием осуществляется узлом формирования адреса микрокоманды. [26]
Устройство микропрограммного управления предназначено для управления процессом обработки информации в соответствии с системой команд процессора. В состав блока микропрограммного управления входят: память микрокоманд емкостью 512 микрокоманд по 47 разрядов; регистр микрокоманд; узел формирования адреса микрокоманды, который построен с применением трех микросхем КР556РТ1 - программируемых логических матриц ( ПЛМ) с открытым коллектором. [27]
Наиболее выгодно использование УА с хранимой в памяти логикой для операционных блоков процессоров, в которых реализуются алгоритмы с относительно небольшим числом условий ветвления. Реализация в этих автоматах алгоритмов с большим числом условий ветвления ведет к значительному усложнению СхФАМк и, следовательно, к увеличению времени формирования адреса микрокоманды и в конечном счете к уменьшению быстродействия УА с хранимой в памяти логикой. В этом случае используются УА с жесткой логикой, обладающие большим быстродействием. В некоторых случаях в ЭВМ используются одновременно УА с хранимой в памяти логикой и УА с жесткой логикой. [28]
Наиболее выгодно использование УА с хранимой в памяти логикой для операционных блоков процессоров, в которых реализуются алгоритмы с относительно небольшим числом условий ветвления. Реализация в этих автоматах алгоритмов с большим числом условий ветвления ведет к значительному усложнению СхФАМк и, следовательно, к увеличению времени формирования адреса микрокоманды, а в конечном счете к. [29]
Однако при этом в микропрограмму вводят помимо операционных адресные микрокоманды, различаемые по специальному признаку. В адресных микрокомандах отсутствует операционная часть и все разряды используются в качестве полей ТФА и ПФА, таких же, как и в адресной части рассматривавшихся выше микрокоманд. Такой способ формирования адреса микрокоманды вызывает усложнение схем дешифрирования микрокоманд и увеличение длины микропрограмм, но сокращает длину микрокоманд. [30]
Страницы: 1 2 3