Импульс - запрет
Cтраница 2
Выбор шин, на которые необходимо подать полутоки выборки, осуществляется в соответствии с адресом, поступающим из регистра адреса 2 В блоке 3 собраны схемы усиления считанных сигналов, схемы для регенерации считанной информации ( импульсы запрета), а также схемы напряжений растра, питающие блок разверток осциллографа для визуального наблюдения считанной информации. В блоке 4 собрана схема местного управления, а в блоке 5 - выработки синхронизирующих импульсов. [16]
Запись информации основана на принципе совпадения полутоков прямого направления в шинах X и У. Импульс запрета формируется только в том случае, если в ферритовый сердечник запи-сывается нулевой сигнал. [17]
Если триггер регистра числа данного разряда находится в нулевом состоянии, то сигналом с нулевого выхода он открывает конъюнктор запрета соответствующего разряда. Импульс запрета проходит через конъюнктор, усиливается усилителем запрета и подается в обмотку запрета записи 1 матрицы данного разряда. Полуток запрета записи 1 компенсирует действие одного из полу токов записи. [18]
 |
Полусумматор ( в и условные обозначения схем ИСКЛЮЧАЮЩЕЕ ИЛИ ( б, НЕ ( в и ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ ( г. [19] |
ИЛИ импульс запрета не формируется. [20]
В четырехпроводном варианте прохождения шин через ферритовые сердечники применяются раздельные шины запрета в выходные шины. При этом импульс запрета в разрядной шине формируется только в том случае, если в соответствующем разряде необходимо записать нуль. [21]
Если импульс приходит только по диодному входу, он без искажения проходит через открытый диод. Если же одновременно приходит и импульс запрета на базу триода, то потенциал эмиттера остается высоким, диод запирается и импульс с диодного входа не проходит на выход схемы. [22]
Однако этого не произойдет, так как процессом записи нулей и единиц управляют триггеры регистра числа ЗУ, на которые занесен код информации, предназначенный для записи в избранную ячейку ЗУ, Нулевые выходы всех триггеров регистра числа ЗУ подсоединены ко входам соответствующих конъюнкто-ров запрета. Вторые входы этих конъюнкторов объединены в одну шину, на которую из блока выработки управляющих импульсов поступает импульс запрета одновременно с опросом выходных ступеней дешифратора для формирования полутоков записи. [23]
Рассмотрим теперь режим записи новой информации в произвольный регистр спецматрицы. Для организации записи прежде всего необходимо на короткое время остановить работу распределителя, рассмотренную в предыдущем режиме. Импульс запрета должен совпадать с импульсом / з и перекрывать его по длительности. В результате действия импульса запрета в формирователи Т10, Т18 не будут записаны импульсом / 3 единицы и следующий цикл обращения к спецматрице будет сорван. [24]
В одном конкретном варианте схемы [198] эталоном интервала времени ( Тэ) служит линия задержки. Входной импульс и импульс после линии задержки попадают на схему совпадений. На выходе схемы антисовпадений, пропускающей импульс с линии при отсутствии импульса запрета с триггера, вырабатывается импульс, равный по длительности входному, но задержанный линией на время эталонной длительности. [25]
Блок логики выдает команду на отключение электроустановки. Если сигнал в датчике 1 вызывается коммутацией нагрузки в зоне защиты, то одновременно в датчиках тока нагрузки 8 возникают сигналы, которые идут на входы блоков 7, также реагирующих на изменение сигнала. С выхода этих блоков сигналы через схему ИЛИ 6 поступают на вход формирователя импульсов запрета 5, который может быть выполнен по схеме одно-вибратора. Импульс запрета подается на управляющий вход блока логики 4, который в этом случае не выдает сигнала на отключение. [27]
Запись новой информации производится в два этапа. На втором этапе во все разряды выбранного слова по горизонтальным и вертикальным шинам подаются импульсы записи. Таким образом, сигнал 1 будет записан только в те разрядные сердечники выбранного слова, куда не подавался импульс запрета. Основным недостатком схемы 3D является возникновение полувозбужденных сердечников как при записи информации, так и при чтении ее. Для борьбы с этим используют отбор сердечников, специальную прошивку матрицы обмоткой считывания таким образом, чтобы помехи от полувыбранных сердечников попарно компенсировались, и некоторые другие меры. Преимуществом схемы 3D по сравнению со схемой 2D является резкое уменьшение числа ключей на координатных шинах. Если в схеме 2D количество слов в запоминающем устройстве ff, то в схеме 3D оно определяется как 2 V-N -, т.е. экономически применение схемы 3D тем выгоднее, чем большая емкость запоминающего устройства. [28]
Блок логики выдает команду на отключение электроустановки. Если сигнал в датчике 1 вызывается коммутацией нагрузки в зоне защиты, то одновременно в датчиках тока нагрузки 8 возникают сигналы, которые идут на входы блоков 7, также реагирующих на изменение сигнала. С выхода этих блоков сигналы через схему ИЛИ 6 поступают на вход формирователя импульсов запрета 5, который может быть выполнен по схеме одно-вибратора. Импульс запрета подается на управляющий вход блока логики 4, который в этом случае не выдает сигнала на отключение. [30]
Страницы: 1 2 3