Cтраница 2
Тестовая система разделена на две части: тесты вычислительного комплекса и тесты устройств ввода-вывода. В состав тестов вычислительного комплекса входят программы проверки функционирования процессора М-6000, арифметического расширителя и ОЗУ. К группе тестов устройств ввода-вывода относятся программы, производящие проверку работы расширителя УВВ, разветвягеля сопряжения, канала прямого доступа в память, канала межпроцессорной связи, инкрементного канала, дуплексного регистра, таймера, устройства промежуточной памяти, устройства согласования IIK / ПАи всех периферийных устройств, входящих в номенклатуру АСВТ-М. [16]
Если не известно, что программа должна делать или каким образом должен работать процессор, естественно нельзя написать и правильную программу. Таким образом, мы предполагаем полностью известными спецификации и функционирование процессора. [17]
Временные оценки же необходимо получать для конкретного компилятора и языка ассемблера целевого процессора. Этим объясняется необходимость моделирования процесса компиляции, ассемблирования и функционирования процессоров целевой вычислительной системы. В этом и состоит основная трудность реализации статического анализа фрагментов программы. Современные компиляторы поддерживают развитые механизмы оптимизации кода, например, выделение и исключение общих подвыражений, продвижение констант, распределение регистров. Кроме того, и компиляторы, и ассемблеры отдельно транслируют каждую единицу исходного кода. Все это может привести к тому, что моделирование компиляции отдельных фрагментов кода станет неадекватным реальному процессу компиляции всей программы. Конечно же, задача упрощается при наличии кросс-компилятора для целевой системы, который далеко не всегда доступен. [18]
Модели рис. 9.3 и 9.7 адекватны мультипроцессорным системам ( МПС) рис. 9.1 и 9.2 только в случаях, когда вся информация, обрабатываемая процессорами, размещается в оперативной памяти, к которой процессоры имеют прямой доступ; если часть информации размещается вне оперативной памяти, то в процессе обслуживания заявок возникает необходимость в обращении к памяти низших уровней - к общей памяти ОП в системе рис. 9.2 и внешней памяти, подключенной через каналы ввода-вывода K. Обмен информацией между уровнями памяти МПС вносит определенные задержки в процесс обслуживания заявок, для учета которых функционирование процессоров и памяти низших уровней необходимо рассматривать совместно. [19]
ЭВМ ( как это предусматривает архитектура фон Неймана), откуда в ходе следующей операции их приходится извлекать. Таким образом, данные движутся через процессор, как по конвейеру. Принцип функционирования конвейерных процессоров напоминает принцип работы заводского сборочного конвейера, а отдельные под-процессоры - рабочих сборочного цеха, занявших свои места вдоль него. Точно так же как с помощью сборочного конвейера можно ускорить процесс сборки изделий, посредством конвейерного компьютера можно ускорить выполнение вычислений. [20]
При выполнении некоторых операций можно использовать два смежных общих регистра, в которых располагается двойное слово. Разрядность общих регистров в разных моделях ЭВМ различна. При функционировании процессора данные из оперативной памяти и / или регистров РОН и РПЗ поступают в АЛУ, где над ними выполняются операции, соответствующие команде. Код этой команды пересылается из оперативной памяти в устройство управления процессора, где расшифровывается для исполнения. Кроме того, в АЛУ происходят модификация команд и операции над адресами команд и операндов, может осуществляться и обмен информацией между регистрами процессора. В таких случаях данные из АЛУ поступают в регистры РОН и РПЗ, а исполнительные адреса через устройство управления передаются в оперативную память. [21]
Состояние процессора в целом определяется парами программных состояний четырех типов. В каждой паре переход от одной возможной альтернативы к противоположной может осуществляться независимо и большинству пар соответствует бит или биты в ССП. Состояния отличаются характером влияния каждого из них на функционирование процессора и организацией их индикации и переключения. Функции программных состояний, их индикация и переключение не зависят друг от друга. [22]
Комплекс средств контроля и диагностики УВК СМ-1420 ( КСКД) включает в себя пульт управления и различные тесты: программные загрузчика, профилактические процессора и внешних устройств, диагностирования агрегатных модулей ВК. Пульт подключается непосредственно к процессору и имеет аппаратные средства зацикливания микропрограмм. КСКД предусматривает контроль хранения информации в оперативной памяти и возможность обнаружения одиночной и двойной ошибок, исправления двойной в ней; диагностику логических узлов процесссгя СМ-2420, используя диагностический модуль; проверку функционирования процессора в режиме автотестирования и внешних устройств УВК СМ-1420 с помощью тестовых программ. [23]
В главе 3 обсуждаются системы, использующие нечеткую логику. Они особенно полезны в ситуации, когда доступные знания представлены в виде правил, основанных на нечетких множествах и лингвистических переменных. Системы этого типа де-факто признаны стандартом в Японии, где они применяются в автоматических стиральных и посудомоечных машинах, видеокамерах и фотоаппаратах, кондиционерах и автомобилях. Излагаются элементы теории нечетких множеств и нечеткого вывода, также описывается функционирование различных нечетких процессоров. [24]
Состояния процессора ВМ аналогичны состояниям, оговариваемым принципами работы ЕС ЭВМ. Однако характеристики этих состояний имеют некоторые особенности. Так, нахождение процессора ВМ в состоянии СЧЕТ не означает, что процессор реальной ЭВМ выполняет команды данной виртуальной машины. Процессор реальной ЭВМ распределяется между ВМ в режиме квантования, и выполнение команд конкретной ВМ происходит только в момент получения ею очередного кванта. Частота получения квантов виртуальной машиной определяется многими факторами, основным из них является количество одновременно функционирующих виртуальных машин. Еще одной особенностью функционирования процессора ВМ является его перевод в состояние ОСТАНОВ на время ввода и выполнения команд МВМ, выданных пользователем этой ВМ. [25]
В однопроцессорных ВС при исполнении программы технически возможно свободное обращение к любой ячейке оперативной памяти. Многомашинные и многопроцессорные ВС используют при функционировании некоторую часть общих данных. Информация, хранимая в некотором блоке памяти, может одновременно потребоваться двум или большему количеству процессоров или машин и создать конфликтную ситуацию. Обращение к такому блоку нескольких процессоров или машин может производиться только последовательно в соответствии с некоторой дисциплиной, что приводит к задержкам при обращении. Чем больше объем зон и количество независимых блоков памяти, используемых каждым процессором автономно без препятствия со стороны функционирования других процессоров или машин, тем полнее может использоваться производительность каждого процессора. Однако единство функционирования нескольких процессоров в ВС достигается прежде всего использованием некоторой общей информации. [26]
Твисс [219], обнаружившие еще в 1956 году положительную корреляцию между числами фотонов в двух когерентных пучках света. Парселл дал адекватное теоретическое описание [220] этого основополагающего эксперимента на основе модели волновых пакетов, каждый из которых содержит один фотон. Как следствие, уже в конце шестидесятых годов прошлого века возникла насущная необходимость в развитии подхода, основанного на измерениях различных корреляционных функций поля. Такие состояния света уже используются в работе оптических фазовых процессоров. Одна из серьезных проблем функционирования твердотельных квантовых процессоров связана с необходимостью их глубокого охлаждения. [27]