Следующий импульс - синхронизация
Cтраница 2
Следующие импульсы синхронизации инкрементируют счетчик. Если значение счетчика совпадает с величиной в регистре сравнения, выход ТЮ переключается, бит TCF устанавливается в 1 и, если ТС1Е1, генерируется прерывание по сравнению и счет продолжается. Если происходит переполнение таймера, устанавливается бит TOF и, если Т01Е1, генерируется прерывание по переполнению. По следующему импульсу синхронизации счетчик загружается величиной TLR ( если TRM1), и счет возобновляется. Если TRM0, счетчик инкрементируется по каждому импульсу синхронизации. Процесс повторяется до тех пор, пока таймер не будет запрещен. [16]
В этом режиме счетчик очищается после того, как ТЕ устанавливается в 1 и загружается величиной TLRno первому импульсу синхронизации таймера, поступающей от внутреннего источника ( CLK / 2) или от устройства масштабирования. Следующие импульсы синхронизации инкрементируют счетчик. Если значение счетчика совпадает с величиной в регистре сравнения, устанавливается бит TCF и, если бит ТС1Е1, генерируется прерывание по сравнению. По следующему импульсу синхронизации счетчик загружается величиной TLR и счет продолжается. Если TRM0, счетчик инкрементируется по каждому импульсу синхронизации. Если происходит переполнение таймера, устанавливается бит TOF и, если Т01Е1, генерируется прерывание по переполнению. Процесс повторяется, пока таймер не будет запрещен. [17]
В этом режиме счетчик очищается после того, как ТЕ устанавливается в 1 и загружается величиной TLRno первому импульсу синхронизации таймера, поступающей от внутреннего источника ( CLK / 2) или от устройства масштабирования. Следующие импульсы синхронизации инкрементируют счетчик. Если значение счетчика совпадает с величиной в регистре сравнения, устанавливается бит TCF и, если бит ТС1Е1, генерируется прерывание по сравнению. По следующему импульсу синхронизации счетчик загружается величиной TLR и счет продолжается. Если TRM0, счетчик инкрементируется по каждому импульсу синхронизации. Каждый раз, когда значение счетчика совпадает с величиной в регистре сравнения, на выходе ТЮ появляется импульс, период которого равен периоду синхронизации таймера. Полярность импульса определяется битом INV. Если происходит переполнение таймера, устанавливается бит TOF и, если Т01Е1, генерируется прерывание по переполнению. Процесс повторяется, пока таймер не будет запрещен. [18]
Следующие импульсы синхронизации инкрементируют счетчик. По первому фронту той же полярности на выводе ТЮ счетчик останавливается, бит TCF устанавливается в 1 и, еслиТС1Е1, генерируется прерывание по сравнению. Содержимое счетчика загружается в TCR, и программа пользователя может прочитать эту величину, интерпретирующую период входного импульса. По следующему импульсу синхронизации счетчик загружается величиной TLR и счет возобновляется. Если TRM0, счетчик продолжает инкрементирование по каждому импульсу синхронизации, накапливая результаты измерений. Процесс повторяется до тех пор, пока таймер не будет запрещен. Если происходит переполнение таймера, устанавливается бит TOF и, если TOIE1, генерируется прерывание по переполнению. [19]
ДД-3; регистратор на элементах ДЦ 4, ДД О, ДД 6 и управляемый делитель в качестве которого используется нифроаналоговыГ, преобразователь ЦАП и операционный усилитель ДЛ-Т. Устройство работает следущим образом. При поступлении импульса синхронизя-иии происходит перезапись содержимого сметчика в регистр и сброс сметчика. После чего в счетчике на инается такт счета кмлульоов опорного генератора, который заканчивается с приходом следующего импульса синхронизации. При этом на логический вход цифро-аналогового преобразователя непрерывно поступает код, соответствующий количеству счетных импульсов за измеряемый периоп. Изменение скорости движения прибора приводит к кзменешго периода импульсов синхронизации и, соответственно, изменяет код на логическом входе коэффициент передачи делителя. Частота импульсов опорного генератора выбирается из условий требуемого диапазона регулирования. [20]
Логическая схема при использовании квантованной шкалы с выделением точек приводится на рис. 5 - 4 в. Датчик имеет три воспринимающих органа Ьа, Ьь и Ьс. Логическая схема состоит из трех триггеров ТрА, ТрВ и ТрС, девяти логических элементов И, Иа, Иь, Ис, Иа, Иы, Ис, И &2, Им, ИСУ - Нормальному состоянию логической схемы соответствует положение 1 одного триггера и положение 0 двух других триггеров. Как только указанная метка сравняется с воспринимающим органом Ьа, первый же импульс синхронизации s проходит через элемент Иа. Последняя операция служит операцией блокировки: она запрещает прохождение на выход 1 следующего импульса синхронизации. Таким образом, каждой метке Qt соответствует один выходной импульс. [21]
 |
Тиггер на лампах.| Транзисторный триггер. [22] |
Теперь в схеме каждая из ламп может находиться либо в отпертом, либо в запертом состоянии. Пусть, например, в момент / 1 лампа Л [ отперта, а Л2 заперта. Это состояние является устойчивым. Это новое состояние опять является устойчивым, и вывести схему из этого состояния может только следующий импульс синхронизации. [23]
Страницы: 1 2