Цикл - передача - данные - Большая Энциклопедия Нефти и Газа, статья, страница 2
Всякий раз, когда я вспоминаю о том, что Господь справедлив, я дрожу за свою страну. Законы Мерфи (еще...)

Цикл - передача - данные

Cтраница 2


ВУ; не менее чем через 250 не после установки адреса активное устройство вырабатывает сигнал СИА, предназначенный для запоминания адреса в выбранном устройстве; пассивное устройство дешифрует адрес и запоминает его; активное устройство снимает адрес и сигнал ВУ, вырабатывает сигнал ВВОД или ВЫВОД и ожидает поступления сигнала СИП от пассивного устройства; цикл передачи данных осуществляется так же как в ОШ.  [16]

Канал данных, являющийся составной частью структуры каркаса, обеспечивает передачу информации форматами до 24 бит между блоком управления и модулями и обратно, а также сигналов заявок от модулей. Цикл передачи данных равен Ю 6 с. Магистраль данных, обслуживающая каркасы, также обеспечивает передачу информации форматами по 24 бит.  [17]

18 Организация двунаправлен - [ IMAGE ] Формат слова состояния SW него ввода-вывода программируемого периферийного адап. [18]

В скобках приводятся отечественные обозначения сигналов ИРПР. Однако циклы передачи данных могут начинаться и выполняться только при условии, что сигналы готовности приемника АО ( ГП) и источника SO ( ГИ) активны. Скорость передачи данных не регламентирована и зависит от быстродействия обеих сторон.  [19]

Определенная система команд передается по маршруту передачи данных. Некоторые команды могут быть выполнены за один цикл передачи данных, другие требуют нескольких циклов. Такие команды могут использовать регистры или другие возможности аппаратуры. Команды, видимые для работающего на ассемблере программиста, формируют уровень ISA ( Instruction Set Architecture - архитектура системы команд), часто называемый машинным языком.  [20]

Селекторный канал при готовности принять или передать байт или группу байт данных возбуждает запрос на передачу данных, который через схему формирования запроса на АПРС поступает в ЦП. По этому запросу работа последнего приостанавливается после завершения очередного цикла обращения к оперативной памяти и выполняется цикл передачи данных между каналом и оперативной памятью. При этом адрес этой памяти передается из канала через схему передачи адреса данных в адресный регистр оперативной памяти - МН, а также ключ защиты - через схему передачи ключей защиты в блок защиты оперативной памяти. Если выполняется команда ввода, данные из канала передаются через схему передачи данных в информационные регистры оперативной памяти ( Н, 3), если команда вывода, то данные из оперативной памяти передаются через регистры Н, 3 и схему передачи данных в информационный регистр того канала, запрос которого удовлетворяется. При передаче данных между каналами и оперативной памятью в схеме передачи данных осуществляется соответствующая коммутация информационных шин каналов и шин четного и нечетного байт информационного регистра оперативной памяти в зависимости от числа передаваемых байт, четности адреса ОП и выполняемой команды.  [21]

22 Временная диаграмма выполнения операции Поиск ( Рськ 8 МГц.| Временная диаграмма работы КНГМД в режиме чтения данных с дискеты. [22]

После выполнения команды ввода по сигналу RD 0 запрос прерывания сбрасывается. При выполнении команды записи сигнал прерывания формируется, как в предыдущем случае, но в конце цикла передачи данных.  [23]

Аналогично устанавливается В /, когда входной байт принят в КР580ВК91А, и сбрасывается, когда микропроцессор считывает регистр Ввод данных. ВО и В / сбрасываются также при местном сообщении роп Питание включено и при считывании регистра Состояние прерывания 1, Однако в случае необходимости циклы передачи данных можно выполнить без считывания регистра Состояние прерывания 1, если все прерывания, кроме ВО и В /, запрещены; ВО и al будут автоматически сбрасываться после передачи каждого байта.  [24]

25 Временнйя диаграмма цикла Ввод. Заштрихована область прихода сигнала RPLY, для которой соблюдается данная диаграмма. / i 40 - f - 70 не. Ь 50 - г80 не.| Временнйя диаграмма цикла прямого доступа к памяти. [25]

Временная диаграмма ПДП приведена на рис. 11.5. Устройство ПДП устанавливает сигнал DMR, в ответ на который ОМП формирует сигнал DMGO, затем, получив сигнал DMGO, вырабатывает сигнал SACK и снимает сигнал DMR. Микросхема снимает сигнал DMGO и ожидает завершение операции ПДП. Устройство ПДП начинает выполнять циклы передачи данных, аналогичные циклам Ввод, Вывод или Ввод - пауза - вывод. После окончания обмена данными устройство ПДП снимает сигнал SACK, возвращая управление магистралью процессору.  [26]

В первую очередь должен быть подготовлен некоторый сценарий, описывающий в деталях работу специалиста за экраном дисплея по конкретной тематике. Затем должна быть определена трудоемкость проведения работы по новой организации подготовки данных. Если общая трудоемкость работы существенно снижается, многократно сокращается цикл передачи данных в ЭВМ и повышается их качество и если при этом не ухудшаются условия работы специалиста, то переход к периферийному варианту применения СЦПД оправдан.  [27]

Запросы шины различаются по уровням приоритета. При наличии двух и более одновременных запросов доступ к шине Представляется модулю с высшим приоритетом. Модуль, которому предоставлен до ступ к общей шине, будет удерживать управление шиной до тех пор, пока не завершится его цикл передачи данных.  [28]

Одновременно работающие устройства могут использовать интерфейс поочередно. Для управления порядком использования интерфейса служат пять цепей запроса и пять цепей разрешения обмена. Цепям 1 - 5 запроса соответствуют различные приоритеты: цепи 1 - высший приоритет и цепи 5 - низший. В цикле передачи данных может появиться несколько запросов на использование интерфейса, из которых первым удовлетворяется запрос, поступивший на цепь с более высоким приоритетом. Так, запросы, поступающие в цепь 1, удовлетворяются в первую очередь, в то время как остальные запросы должны ожидать момента освобождения интерфейса. Запросы со всех цепей поступают в процессор, который выделяет запрос с максимальным приоритетом и посылает сигнал в одноименную цепь разрешения обмена. Сигнал разрешения, как показано на рис. 5.8, последовательно пробегает через ВУ, подключенные к соответствующей цепи. ВУ, которое находится ближе всех к процессору, замыкает сигнал разрешения на себя и блокирует его дальнейшее распространение. Сигнал разрешения, поступивший в ВУ, инициирует цикл передачи данных через интерфейс, который на этот период принадлежит выбранному внешнему устройству. Таким образом, ВУ разделяются на пять групп с разными приоритетами на использование интерфейса. В пределах каждой группы приоритет ВУ определяется его местом в цепи разрешения передачи. Более высокими приоритетами должны обладать наиболее быстродействующие ВУ, поскольку максимально допустимое время ожидания обмена определяется периодом следования вводимых-выводимых слов, который тем меньше, чем выше быстродействие ВУ.  [29]



Страницы:      1    2