Время - нарастание - выходной сигнал
Cтраница 2
Ложный сигнал тем меньше, чем меньше число входов, и уменьшается с увеличением отношения RIJR, где П включает выходное сопротивление источника сигнала. Для схемы рис 2, б это будет время нарастания выходного сигнала, к-рое определяется паразитными параметрами выхода С. [16]
 |
Временная диаграмма работы схемы совпадения на 3 входа.| Схема совпадения для положит, сигналов. а - на реле. б - на ПП диодах. в - на ПП триодах. [17] |
Ложный сигнал тем меньше, чем меньше число входов, и уменьшается с увеличением отношения Д / Яп, где Н2 включает выходное сопротивление источника сигнала. Для схемы рис 2, б это будет время нарастания выходного сигнала, к-рое определяется паразитными параметрами выхода С. Для уменьшения времени переключения используют различные методы коррекции. Время запаздывания в таких схемах определяется частотой тактовых сигналов. [18]
При снижении - коэффициента передачи с ростом частоты рис. 2.8) на 3 5 дб ( 0 4 неп) сохраняется достаточно благоприятный переходный процесс с малым выбросом ( 2 % - 3 %) и достаточно крутым фронтом порядка 0 1 мксек. Снижение коэффициента передачи ( рис. 2.7) на 6 дб по линейному закону нежелательно, так как время нарастания сигнала при этом достигает 0 12 - f - 0 13 мксек. Однако в тех случаях, когда характеристика по форме соответствует кривой 3 ( рис. 2.7) или кривой 2 ( рис. 2.9), снижение коэффициента передачи с ростом частоты даже до 6 дб вполне допустимо, так как обеспечивается время нарастания выходного сигнала порядка 0 1 мксек при весьма малой величине выбросов переходной характеристики. [19]
Если ЦАп предусмотрен для каждого аналогового выхода, задержка определяется временем считывания данных в регистр ЦАП. Она сравнима с задержками в других логических схемах системы, а потому ЦАП обычно может принимать данные с максимальной скоростью работы канала. Это, однако, не означает, что выходной сигнал ЦАП появляется непременно с такой же скоростью. Поскольку полоса пропускания ограничена, время нарастания выходного сигнала может быть намного больше, чем задержка в логических схемах. Важно, что канал и блок управления аналоговым выходом становятся доступными, как только введены данные в регистр ЦАП, независимо от того, отреагировал ли фактически выход на новые данные. [20]
Усилитель ( рис. 1.156) имеет коэффициент усиления 40 дБ при 1 МГц, а усилитель на рис. 1.157 имеет граничную частоту 0 5 МГц. Повтср ители напряжения изображены на ркс. Включение диода в схему на рис. 1.159 уменьшает нелинейные искажения. Для сигналов с частотами более 2 кГц эта схема работает как интегратор. В качестве интегратора применяется схема рис. 1.161. Постоянная времени равна t - RlCl. Для входного сигнала 10 мВ время нарастания выходного сигнала равно 5 мкс. [21]
Страницы: 1 2