Среднее время - задержка - распространение - сигнал
Cтраница 1
Среднее время задержки распространения сигнала / эд р Ср - интервал времени, равный полусумме времени задержки распространения сигнала при включении и выключении цифровой микросхемы. [1]
Среднее время задержки распространения сигнала 3д р ср - интервал времени, равный полусумме времени задержки распространения сигнала при включении и выключении цифровой микросхемы. [2]
Среднее время задержки распространения сигнала определяется для основной ( базовой) логической схемы при эквиваленте нагрузки, соответствующем основному режиму, режиму применения данной ИС, в номинальных режимах работы в нормальных условиях. [3]
Среднее время задержки распространения сигнала ( зл р ср характеризует быстродействие ИС. [4]
Быстродействие ЛЭ оценивают средним временем задержки распространения сигнала ад. [5]
Импульсная помехоустойчивость растет, если длительность входных импульсов помехи меньше, чем среднее время задержки распространения сигнала в микросхеме. [6]
Напряжение Ucp для элементов ТТЛ без щоеходов Шотки равно 1 3 В, с переходами Шотки - 1 5 В. Более общий параметр - среднее время задержки распространения ещгодкого сигнала г3д р Ср - это полусумма t p и t p На рис. 1.5, б - это интервал между серединами импульсов. Параметр t3 p CP позволяет сравнивать быстродействие любых известных логик. [7]
Каскадная схема на выходе элемента обеспечивает высокую нагрузочную способность. Типовые значения потребляемой мощности и среднего времени задержки распространения сигнала для рассмотренного базового элемента равны соответственно 10 мВт и 10 не. [8]
Если они будут малы, выходной им - Пульс Ubux, показанный на рис. 1 5 6, запоздает мало и среднее время задержки распространения сигнала принципиально сократится. Време-иа нарастания и спада перепадов выходного импульса t0 1 и t l определяются в конечном счете силой выходного коллекторного тока и паразитными выходными емкостями транзисторов. Силу коллекторных и базовых токов ограничивают резисторами. Для высокоскоростных элементов номиналы резисторов приходится уменьшать, из-за чего потребляемая микросхемой мощность увеличивается. [9]
 |
Схемы 1 -, 4 -, 2-разрядных комбинационных сумматоров. [10] |
Комбинационный сумматор не имеет элементов памяти и формирует на выходе сумму поступающих в рассматриваемый момент времени входных чисел. Наибольшее применение нашли комбинационные сумматоры параллельного действия, предназначенные для суммирования двух слагаемых, все разряды которых одновременно поступают на соответствующие входы сумматора. Спустя время суммирования Тем после подачи слагаемых на выходе сумматора формируется многоразрядный результат. Время суммирования зависит как от среднего времени задержки распространения сигнала используемых логических элементов тлэ, так и от организации цепей переноса в сумматоре. [11]
Страницы: 1