Вход - логический элемент
Cтраница 3
 |
Передаточная характеристика цифрового элемента в усилительном режиме. [31] |
Лучшие результаты дает включение резистора между выходом и входом логического элемента. [32]
Поступая на верхний ( по расположению на рис. 7.21) вход логического элемента DX1, сигнал 1 / вкл благодаря наличию единицы на нижнем входе DX1, поступающей с инверсного выхода триггера ST1, переключает его и через исполнительный элемент ИЭ1 включает первую секцию БК. При этом логическая 1 с прямого выхода ST1 поступает на нижний вход элемента DX3, подготавливая его для прохождения следующего импульса UBKJI на включение второй секции БК, который поступает после дальнейшего нарастания потребляемой реактивной мощности и повторного выхода отклонения напряжения за пределы зоны нечувствительности. Третья секция включается аналогично третьим импульсам 1 / вкл. [33]
Поступая на верхний ( по расположению на рис. 7.21) вход логического элемента DX1, сигнал [ 7ВКЛ благодаря наличию единицы на нижнем входе DX1, поступающей с инверсного выхода триггера ST1, переключает его и через исполнительный элемент ИЭ1 включает первую секцию БК При этом логическая 1 с прямого выхода ST1 поступает на нижний вход элемента DX3, подготавливая его для прохождения следующего импульса 17ВКЛ на включение второй секции БК, который поступает после дальнейшего нарастания потребляемой реактивной мощности и повторного выхода отклонения напряжения за пределы зоны нечувствительности. [34]
Выходные импульсы с мультивибраторов МВС через усилитель Ус поступают на входы логических элементов И5, Ие, а с мультивибратора МВи - на входы Я7 и Ив-Потенциальные входы этих логических элементов соединены с триггером знака Трзн счетчика разности. [35]
Коэффициент объединения по входу К в логического элемента - число входов логического элемента, по которым реализуется логическая функция, в том числе с учетом входов логического расширителя. [36]
 |
Схема элемента выдержки времени. [37] |
Транзистор VT, на котором выполнен промежуточный между ЙС-цепью и входом логического элемента DXU ( И-НЕ) усилитель, закрыт. [38]
В ЭФЛ операция И выполняется путем включения многоэмиттерного транзистора на входе логического элемента. Для эмиттеров выходных транзисторов возможно соединение Монтажное ИЛИ. Поскольку операция НЕ не может быть реализована с использованием только ЭФЛ, приходится применять комбинированные схемы. Например, комбинация схемы ЭФЛ при транзисторно-последовательном соединении с многоуровневой схемой ЭСЛ позволяет получить логическую структуру, обладающую лучшими ( по сравнению с обычными схемами ЭФЛ и транзисторно-последовательными схемами ЭСЛ) характеристиками, такими как быстродействие, произведение временной задержки на мощность и занимаемая площадь. [39]
При наличии положительного потенциала на всех входах ( при подаче на вход логического элемента трех 1) диоды Д1 ( Д2 и Д3 оказываются закрытыми, а потенциал точки М - высоким. [40]
В центральной части таблицы даны примеры, в которых инвертируются только входы логических элементов. Например, если вы инвертируете оба входа элемента ИЛИ, он превращается в элемент И-НЕ. Этот случай специально показан на рис. 3.26, а. Заметьте, что к обозначению элемента ИЛИ были добавлены инвертирующие кружки, с помощью которых элемент ИЛИ превращается в элемент И-НЕ. В центральной части таблицы инвертированию подвергаются также входы логического элемента И. [41]
При соединении интегральных схем иногда к одному выходу подключается большое число входов логических элементов. [42]
Если желательно увеличить сопротивление R ( например, для управления большим числом входов логических элементов при одном выходе), то необходимо для надежного запирания триодов при отсутствии сигналов на входе предусмотреть положительное смещение на базу. [43]
Коллекторный ток транзистора VT5 при и1ых складывается из токов подключенных к нему входов разных логических элементов. [44]
 |
Параллельное соединение групп счетчиков. [45] |
Страницы: 1 2 3 4 5