Выборка - операнд
Cтраница 2
Устройство управления получает команды из основной памяти, декодирует их, вычисляет адреса операндов, производит выборку операндов команд, генерирует внутренние сигналы для арифметико-логического устройства, обеспечивая тем самым выполнение соответствующих операций, и следит за адресом программы. [16]
Если выполняется команда, предписывающая операцию с GAy 1, например арифметическая или некоторая посылочная операция, то перед выборкой операндов проверяется состояние АУ. Если АУ занято выполнением предыдущей операции, то выполнение команды приостанавливается до момента окончания операции в АУ. По окончании операции в АУ производится выборка операндов и от момента посылки кода операции в АУ начинается выполнение операции на АУ. Если признак засылки результата р равен нулю, то производится переход на выборку следующей команды без ожидания момента окончания работы АУ. Если в команде указана операция засылки результата, р - 1, то работа ЦУУ приостанавливается до момента получения результата в АУ. Таким образом, при выполнении команд с GAy 1 и р О выборка следующей команды и обработка ее адресной части выполняются одновременно с работой АУ. [17]
До тех пор пока процессор не запишет в ячейку реальной основной памяти всю информацию, предназначенную для этой ячейки, выборка операндов или строк таблицы DAT из этой области не производится. Предварительно выбранные команды могут быть модифицированы до того, как будут модифицированы их образы в памяти. [18]
 |
Временная диаграмма совмещения выполнения трех команд ( формата RR в асихронном конвейере ( ЭВМ ЕС-1050. [19] |
Этап II в общем случае включает в себя формирование исполнительных адресов ( при выполнении команд формата RR отсутствует) и выборку операндов. [20]
Рабочий цикл выполнения команды разбит на три этапа: I - выборка очередной команды; II - формирование исполнительных адресов и выборка операндов; III - операция в АЛУ, формирование признака результата и запись результата в память. Для каждого из указанных этапов выполнения команды имеется соответствующая аппаратура. Например, кроме сумматора АЛУ есть отдельный сумматор для формирования исполнительного адреса на этапе II. На рис. 9.37 представлена структура управляющего устройства с жесткой логикой процессора ЭВМ ЕС - 1050, на которой показаны блоки, управляющие процедурами отдельных этапов выполнения команды. [21]
Процессор выполняет программу, находящуюся в его оперативной памяти, в несколько этапов, включающих в себя выборку команды, вычисление адреса и выборку операндов, выполнение команды и запись. [22]
При отсутствии в состоянии Счет запросов прерывания последовательно выполняются этапы рабочего цикла: выборка очередной команды и определение по коду операции команды ее группы, подготовка операндов ( формирование исполнительных адресов и выборка операндов из памяти), обработка операндов в АЛУ и запоминание результата. [23]
Применение структуры регистр - ЗУ с несколькими регистрами широко распространено в малых и микро - ЭВМ. Выборка операндов из ОЗУ происходит либо через регистр, либо непосредственно через соединение ОЗУ с ALU. Наряду с командами, относящимися к ЗУ, требуются также команды, относящиеся к регистрам. Адресование регистров происходит при помощи коротких адресов регистров. [24]
Выполняются основные действия операции, вызвавшей временную отмену совмещений. При выполнении команды производится выборка операндов и завершается запись результатов. Исключение составляют команды ЗАГРУЗКА PSW и УСТАНОВИТЬ ПРЕФИКС, в которых выборка операндов может производиться до завершения более ранних записей, и прерывания, при которых код прерывания и соответствующие поля могут записываться в память до выполнения временной отмены совмещений. Выборка команды, вызывающей временную отмену совмещений, может произойти до выполнения этой команды и может предшествовать выполнению более ранних команд, но не может предшествовать завершению более ранней операции, также вызывающей временную отмену совмещений. [25]
Могут быть машины, в к-рых два адреса обеспечивают выборку операндов, а третий - запись результата операции, и машины, в к-рых один адрес относится к операнду, второй - к результату операции, а третий - указывает местоположение следующей команды. [26]
Выполнение команды начинается с операции по ее выборке, для чего в шину адреса и данных выводится адрес данной команды. После поступления команды и ее дешифрации выполняются операции по выборке операндов с использованием соответствующих методов адресации. Затем производится собственно операция по исполнению данной команды. [27]
При разработке ВМ86 применены новые архитектурные решения, к которым, в частности, относится разделение функций сопряжения с шиной выполнения команд. Блок сопряжения с шиной БСШ обеспечивает функции, связанные с выборкой операндов и кодов команд из памяти, запоминанием операндов, установлением очередности команд, а также формированием адресов операндов и команд. Исполнительный блок ИБ получает команды из очереди команд и указывает адрес операнда для БСШ. Операнды из памяти поступают через БСШ на обработку в ИБ, который выполняет предписанные операции и возвращает результаты в память через БСШ. Важно подчеркнуть, что эти блоки работают параллельно, причем БСШ обеспечивает извлечение кодов команд заблаговременно, в то время как ИБ выполняет текущую команду. [28]
В момент времени / 3 начинается и к tt заканчивается выборка операндов по инструкции N. К производится распаковка инструкции N 2, на уровне Ч производится выборка операндов по инструкции N 1, на уровне Т - выполнение операции и запись результата в местную память МП. [29]
 |
Характеристики ООП модели ЕС1045. [30] |
Страницы: 1 2 3 4