Шинный интерфейс

Cтраница 4

Очередь команд представляет собой набор байтовых регистров и выполняет роль регистра команд, в котором хранятся коды, выбранные из программной памяти. Длина очереди составляет 6 байт, что соответствует максимально длинному формату команд. Наличие очереди команд, а также способность операционного устройства и шинного интерфейса работать параллельно позволяют совместить во времени фазы выборки команды и выполнения заданной операции: пока одна команда исполняется в операционном устройстве, шинный интерфейс осуществляет выборку следующей команды. [46]

Физическая структура микропроцессора достаточно сложна. Ядро процессора содержит главный управляющий модуль и исполняющие модули - блоки выполнения операций над целочисленными данными. К локальным управляющим схемам относятся: блок плавающей запятой, модуль предсказания ветвлений, модуль преобразования CISC-инструкций во внутренний RISC-микрокод, регистры микропроцессорной памяти ( в МП типа VLIW до 256 регистров), регистры кэш-памяти 1-го уровня ( отдельно для данных и инструкций), шинный интерфейс и многое другое. [47]

Обращение к сопроцессору осуществляется только по его командам. В памяти числовая информация может быть представлена 2 -, 4 -, 8-байтными целочисленными данными, 10-байтными упакованными двоично-десятичными данными, 4 -, 8 - и Ю - байтными действительными данными. ИС состоят из устройства управления, синхронизирующего работу ЦП и сопроцессора, и исполнительного - устройства ( операционного устройства), выполняющего все операции по обработке данных. В состав устройства управления ( устройства шинного интерфейса) входят регистры управляющего слова, слова состояния, указателя текущей команды, предварительной очереди данных и модуль синхронизации. [48]

Шинный интерфейс инициирует выборку следующего командного слова автоматически, как только в очереди освободятся два байта. Как правило, в очереди находится минимум один байт потока команд, так что операционное устройство не ожидает выборки команды. Ясно, что опережающая выборка команд позволяет экономить время только при естественном порядке выполнения команд. Когда операционное устройство выполняет команду передачи управления ( перехода) в программе, шинный интерфейс сбрасывает очередь, выбирает команду по новому адресу, передает ее в операционное устройство, а затем начинает заполнение ( реинициализацию) очереди из следующих ячеек памяти. Эти действия предпринимаются в условных и безусловных переходах, вызовах подпрограмм, возвратах из подпрограмм и при обработке прерываний. [49]

По мере необходимости операционное устройство считывает байт из очереди и выполняет предписанную командой операцию. При многобайтовых командах из очереди считываются и другие байты команды. В тех редких случаях, когда к моменту считывания очередь оказывается пустой, операционное устройство ожидает выборку очередного командного слова, которую инициирует шинный интерфейс. Если команда требует обращения к памяти или порту ввода - вывода, операционное устройство запрашивает шинный интерфейс на выполнение необходимого цикла шины для передачи данных. Когда шинный интерфейс не занят выборкой команды, он удовлетворяет запрос немедленно; в противном случае операционное устройство ожидает завершения текущего цикла шины. Со своей стороны, шинный интерфейс приостанавливает выборку команд во время обмена данными между операционным устройством и памятью или портами ввода - вывода. [50]

Количество фирм, производящих процессоры DSP и сетевые. [52]

Сложившаяся ситуация возникла потому, что затраты при замене 8-разрядной шины на 16-разрядную или, тем более, 32-разрядную достаточно велики. В то же время, вполне возможна эмуляция особенностей 16 / 32-разрядного процессорного ядра, опираясь на дешевое 8-разрядное ядро. Поэтому проектировщикам приходится тщательно оценивать соотношение экономического выигрыша и потерь скорости и увеличения объемов исполняемого кода. Для отечественных разработчиков на выбор МП-ядра, по-видимому, существенное влияние оказывает широкое распространение персональных компьютеров ( ПК) класса PC для реализации разнообразных задач. Необходимость использования в этих компьютерах плат расширения с 32 / 64-разрядной организацией шинного интерфейса, составляющих существенную часть отечественных разработок, создает предпосылки для переноса центра тяжести перспективных разработок в область больших разрядностей. [53]

Интегральная схема KJ810BM88 представляет собой 16-битовый микропроцессор с 8-битовой внешней шиной данных. Он предназначен прежде всего для перевода аппаратных средств, построенных на базе МП К580ВМ80 и К580ВМ85, на программную среду МП К1810ВМ86 с целью повышения производительности этих средств. Микропроцессоры ВМ86 и ВМ88 имеют аналогичную архитектуру и одинаковую систему команд. В ВМ88 сохранены 16-битовые общие и сегментные регистры, АЛУ для обработки 16-битовых операндов, сумматор для вычисления 20-битового физического адреса и средства поддержки многопроцессорных систем. Различия между этими двумя МП состоят в изменении разрядности шины данных и соответствующих изменениях структуры и работы шинного интерфейса. [54]

К основным функциям ИС относятся инициализация и управление контроллерами внешних устройств, обеспечение универсальных пересылок с ПДП. Могут работать параллельно с ЦП одновременно по двум каналам ввода / вывода, каждый из которых обеспечивает скорость передачи информации до 1 25 Мбайт / с при тактовой частоте 5 МГц. Имеют 2 идентичных канала ввода / вывода, каждый из которых содержит пять 20-битовых, четыре 16-битовых и один 4-битовый регистры. Обеспечивают 16-битовую шину данных для связи с ОЗУ и портами ввода / вывода. Шина адреса имеет 20 линий, что позволяет непосредственно адресоваться к памяти емкостью до 1 Мбайт. Система команд содержит 53 мнемокода. Могут сопрягать 16 - и 8-битовые шины и периферийные устройства. ИС содержат общее устройство управления ( УУ), координирующее работу функциональных устройств; АЛУ, выполняющее беззнаковые арифметические операции над 8 - и 16-битовыми двоичными числами ( сложение, инкремент, декремент); регистры сборки / разборки, участвующие при передаче всех данных, поступающих в процессор; очередь команд, использующаяся для повышения производительности процессора при выборке их из памяти; блок шинного интерфейса, осуществляющего управление и определяющего циклы шины, связанные с выборкой команд и передачей данных между процессором и памятью или устройством ввода / вывода. [56]

Страницы: 1 2 3 4