Выполнение - операция - вычитание
Cтраница 3
Триггер MZ опрокидывается в рабочее состояние, которое определяет выполнение операции вычитания. [31]
Цифровые колеса счетчика вращаются против движения часовой стрелки и обеспечивают выполнение операции вычитания. [32]
Команда ПЕРЕСТАВИТЬ вызывает перестановку двух последних слов, благодаря чему упрощается выполнение операций вычитания и деления, не обладающих коммутативностью. [33]
Работа узлов и механизмов машины с учетом перечисленных изменений во время выполнения операций вычитания происходит в последовательности, аналогичной описанию операции. [34]
В реляционной алгебре - новое отношение R, полученное в результате выполнения операции вычитания исходных отношений А - В и содержащее кортежи, принадлежащие отношению А, но не принадлежащие одновременно отношению В. [35]
Единицы переноса образуются в регистре Д так же, как и при выполнении операции вычитания. [36]
Формирование адреса ячейки В при этом осуществляется сумматором 3, в котором для выполнения операции вычитания из содержимого адресного счетчика 2 на всех входах Вг сумматора устанавливается сост. При выполнении неполного сжатия содержимое адресного счетчика не меняется, а вместо адреса ячейки А на адресном входе накопителя 1 устанавливается адрес ячейки из области прямого доступа. [37]
Применяя способ дополнения до 1 с циклическим переносом, можно использовать сумматоры для выполнения операции двоичного вычитания. [38]
К достоинствам дополнительного кода можно отнести, воз-можность такого представления отрицательных чисел, крторое обеспечивает выполнение операции вычитания путем простого сложения положительного и отрицательного чисел [ например, 4 ( - 1) будет 0100 11110011 ( бит переноса игнорируется), или 3 ], а также однозначность представления нуля. Немаловажным является тот факт, что во многих микропроцессорах используется арифметика с числами именно в дополнительном коде. [39]
Команда СМРВ установит бит С в зависимости от того, был ли перенос 1 при выполнении восьмиразрядной операции вычитания в самый левый разряд. Заметьте, что команды ADD и SUB не имеют байтовых аналогов. [40]
Конечно, в реальном случае не удастся получить идеальный результат (6.49), так как будет влиять неточность выполнения операций вычитания и запоминания погрешности преобразователя ОП в блоке ВУ. [41]
 |
Микросхема К155ИМ1 одноразрядного комбинационного сумматора. [42] |
Наличие у микросхемы К155ИМ1 инверсных входов Л3, Л4 и В3, В4 дает возможность использовать SM для выполнения операции вычитания. В этом случае вычитаемое в прямом коде подается на один из инверсных входов, инвертирование входных сигналов производится внутри схемы. [43]
 |
Микросхема К155ИМ1 одноразрядного комбинационного сумматора. [44] |
При выполнении операции сложения на инверсные входы Л3, Л4 и Bs, Вц подается уровень логической 1; при выполнении операции вычитания прямые входы Л, Л2 и Ви В2 должны быть заземлены. [45]
Страницы: 1 2 3 4