Cтраница 4
![]() |
Блок-схема стенда для испытания матриц. [46] |
Выбор шин, на которые необходимо подать полутоки выборки, осуществляется в соответствии с адресом, поступающим из регистра адреса 2 В блоке 3 собраны схемы усиления считанных сигналов, схемы для регенерации считанной информации ( импульсы запрета), а также схемы напряжений растра, питающие блок разверток осциллографа для визуального наблюдения считанной информации. В блоке 4 собрана схема местного управления, а в блоке 5 - выработки синхронизирующих импульсов. [47]
Блок преобразования, выравнивания и коррекции ( БПВК) служит для дополнения 8-разрядного параллельно-последовательного кода записываемой информации двумя контрольными разрядами и преобразования полученного 10-разрядного кода для записи на карту фазовым методом, выдачи фазового кода записи ко всем подключенным устройствам накопления, преобразования и выравнивания во времени считанной информации, контроля выровненного 10-разрядного кода, коррекции исправимых и обнаружения неисправимых ошибок, выдачи 8-разрядного параллельно-последовательного кода считанной информации. [48]
Выбор шин, на которые необходимо подать полутоки выборки, осуществляется в соответствии с адресом, поступающим из регистра адреса 2 В блоке 3 собраны схемы усиления считанных сигналов, схемы для регенерации считанной информации ( импульсы запрета), а также схемы напряжений растра, питающие блок разверток осциллографа для визуального наблюдения считанной информации. В блоке 4 собрана схема местного управления, а в блоке 5 - выработки синхронизирующих импульсов. [49]
Блок преобразования, выравнивания и коррекции ( БПВК) служит для дополнения 8-разрядного параллельно-последовательного кода записываемой информации двумя контрольными разрядами и преобразования полученного 10-разрядного кода для записи на карту фазовым методом, выдачи фазового кода записи ко всем подключенным устройствам накопления, преобразования и выравнивания во времени считанной информации, контроля выровненного 10-разрядного кода, коррекции исправимых и обнаружения неисправимых ошибок, выдачи 8-разрядного параллельно-последовательного кода считанной информации. [50]
Считывание информации с перфоленты производится построчно старт-стопным фотосчитывателем ФСП-3. Считанная информация в виде импульсов поступает на блок ввода В, который контролирует правильность ввода информации и распределяет ее по другим блокам в зависимости от номера считываемой строки кадра. Этот же блок управляет работой фотосчитывателя, давая команду на останов движения перфоленты после окончания считывания каждого кадра программы. [51]
![]() |
Писимптпчссксс считывающее услрийстьи. [52] |
Если в перфоленте имеется отверстие, то в соответствующем канале управления появляется давление, срабатывает пневмоэлектри-ческий преобразователь и на выходе появляется сигнал. Пока считанная информация обрабатывается логической системой, перфолента стоит неподвижно. Поскольку объем кадра может быть различен, то делитель имеет 50 позиций, настроенных на различные длины кадров. [53]
Далее считанная информация через выходной коммутатор, управляемый кодом номера абонента в РгУС, передается соответствующему абоненту. [54]
Далее считанная информация через выходной коммутатор, управляемый кодом номера абонента в РгЗС, передается соответствующему абоненту. [55]
Одновременно по сигналу Позиция начинается рабочий цикл БЗУ и считывается содержимое БЗУ по нулевому адресу. Из считанной информации выбирается только та, которая соответствует перфорируемой позиции, что определяется счетчиком позиций. Если считана 1, то она в виде сигнала Занесение в РгП подается на вход младшего триггера промежуточного регистра ( РгП) и в виде сигнала 1 перф. Далее устанавливается следующий четный адрес, а информация в промежуточном регистре сдвигается на один разряд влево. Затем организуется новый цикл работы. Во втором и последующих ( вплоть до шестнадцатого) циклах происходят операции, аналогичные первому циклу. [56]
На этом выборка информации из ЗУ заканчивается. Режима регенерации считанной информации в описываемом ЗУ нет, так как в конце каждого такта работы регулятора новое значение интеграла снова записывается по тому же адресу. [57]