D-тип
Cтраница 2
Регистр передатчика выполнен на триггерах D-типа, запись информации в которые осуществляется по положительному фронту тактового сигнала CLK. Выходы D-триггеров через буферы, имеющие состояние Выключено, подсоединены к двунаправленной шине В. Перевод выходных буферов передатчика в состояние Выключено осуществляется при поступлении на вход ЕВ Разрешение шины В сигнала высокого уровня. [16]
Микросхема представляет собой 4-разрядный регистр D-типа с тремя состояниями на. [17]
Микросхемы представляют собой 8-разрядный регистр D-типа с разрешением записи. [18]
Микросхема представляет собой четырехразрядный регистр D-типа. [19]
 |
Структурная схема КМ1804ВАЗ. [20] |
Регистр передатчика выполнен на триггерах D-типа, запись информации в которые осуществляется по положительному фронту тактового сигнала CLK. Выходы D-триггеров через буферы, имеющие состояние Выключено, подсоединены к двунаправленной шине В. Перевод выходных буферов передатчика в состояние Выключено осуществляется при поступлении на вход ЕВ Разрешение шины В сигнала высокого уровня. [21]
Микросхемы представляют собой два четырехразрядных регистра D-типа с тремя устойчивыми состояниями на выходе. [22]
Микросхемы представляют собой два четырехразрядных регистра D-типа стремя устойчивыми состояниями на выходе. [23]
Элементами структуры регистров являются синхронные триггеры D-типа либо RS ( JК) - типа с динамическим или статическим управлением. Как отмечалось, одиночный триггер может запоминать ( регистрировать) один разряд ( бит) двоичной информации. [24]
УК-триггера для получения триггеров Т - и D-типов. [25]
 |
Параллельный регистр на однофазных триггерах. [26] |
Таким образом, вторая разновидность схемы регистра на триггерах D-типа обеспечивает надежную и устойчивую запись информации. [27]
Регистр адреса ( РА) состоит из 12 триггеров D-типа. При наличии сигнала разрешения ( RLD Q в РА записывается информация с адресного входа вне зависимости от микрокоманды. Если сигнал разрешения записи отсутствует, то в зависимости от выполняемой микрокоманды РА используется либо для записи и хранения адреса или числа циклов, принимаемых от внешнего источника по шине D, либо в качестве счетчика циклов, содержимое которого с приходом положительного фронта синхросигнала уменьшается на 1 вплоть до обнуления счетчика. [28]
Микросхемы представляют собой восьмиразрядный регистр на триггерах с защелкой ( D-типа) с тремя состояниями на выходе. [29]
Блок содержит одиночный 4-разрядный регистр Q, построенный на триггерах D-типа. Запись же в регистр может производиться на положительном фронте тактовых импульсов. Данные на вход регистра передаются через узел сдвигате-ля регистра Q ( CP), который работает аналогично узлу СДА блока ВВП, передавая записываемые в регистр данные без сдвига либо со сдвигом на один разряд влево или вправо. В отличие от СДА, через который передается лишь полученный на выходе АЛУ результат выполненной операции, через СР на вход регистра Q может передаваться либо результат операции с выхода АЛУ либо содержимое самого регистра Q, Последнее обеспечивает возможность выполнения сдвига содержимого регистра Q, производимого параллельно с операцией в АЛУ. [30]
Страницы: 1 2 3 4 5