Информационный d-триггер

Cтраница 1

Информационные D-триггеры повторяют входную информацию при высоком уровне входного сигнала MD и ( CSl - CS2) - l, а также при EWl и MD - Q, при низком уровне сигнала на входе EW и ( CSl - CS2) l при MD 0 происходит хранение входной информации. Выходы каждого информационного триггера соединены с выходными буферными каскадами с тремя устойчивыми состояниями. Внутренняя шина выдачи информации РВ стробирует каждый выходной буферный каскад. Внутренняя шина записи информации W стробирует каждый триггер регистра. [1]

Внешний вид БИС. [2]

Данный МБР состоит из восьми информационных D-триггеров, повторяющих входную информацию при высоком логическом уровне сигнала на входе о. [3]

Микросхема представляет собой многорежимный буферный регистр и предназначена для подключения различных внешних устройств микропроцессорного вычислительного устройства с помощью единой магистрали данных. Осуществляет прием, хранение и выдачу машинного слова данных с разрядностью 8 бит и индикацию сигнала запроса внешнего устройства на захват магистрали данных. ИС состоит из 8 информационных D-триггеров, 8 выходных буферных устройств с тремя устойчивыми состояниями, отдельного D-триггера для формирования запросов на прерывание и гибкой схемы управления режимами работы регистра. [4]

Страницы: 1