Выход - перенос
Cтраница 2
В сумматорах с циклическим переносом выход переноса из старшего разряда соединен со входом переноса младшего разряда. В таких сумматорах числа складываются в обратном коде и результат также получается в обратном коде. [16]
Сп у; 12 - выход переноса Сп х; 13 - вход переноса Сп; 14 - вход образования переноса G2; 15 - - вход распространения переноса Р2; 16-напряжение питания. [17]
 |
Одноразрядный комбинационный сумматор на элементах И - ИЛИ - НЕ. [18] |
Схема ИЛИ служит для развязки выходов переносов обоих полусумматоров, объединенных в один общий выход переноса сумматора. Линия задержки Н задерживает сигнал pi на время задержки сигнала суммы первым полусумматором. Такая задержка необходима толь - К В СЛУЧЭе использования импульсных логических элементов для построения полусумматоров. [19]
Импульсы переполнения, получающиеся на выходе переноса сумматора 2, поступают на вход 8-разрядного счетчика переполнения СП, что увеличивает емкость выходной памяти до 16 разрядов. [20]
Наличие в ряде серийно выпускаемых БУП выхода переноса ( Сп) и каскадных выходов ускоренного переноса ( Pn Gn) позволяет строить процессоры с несколькими ярусами ускорения переноса для достижения предельного быстродействия. [21]
При последовательном соединении микросхем с целью наращивания разрядности выход переноса непосредственно соединяют со входом переноса микросхем, принадлежащих более высоким разрядам. [22]
Микросхема представляет собой синхронный 4-разрядный двоично-десятичный счетчик с выходом переноса, параллельной записью начального кода и входом синхронного обнуления. [23]
Микросхема представляет собой синхронный четырехразрядный двоичный счетчик с выходом переноса, параллельной записью начального кода и входом синхронного обнуления. Основной функцией микросхемы является подсчет импульсов входного сигнала, подаваемых на счетный вход. Наличие выхода переноса позволяет создавать блок из микросхем с коэффициентом пересчета Л / ( 16) к, где к - число микросхем. [24]
Микросхема представляет собой синхронный 4-разрядный двоично-десятичный счетчик с выходом переноса, параллельной записью начального кода и входом синхронного обнуления. [25]
Микросхема представляет собой синхронный четырехразрядный двоичный счетчик с выходом переноса, параллельной записью начального кода и входом синхронного обнуления. Основной функцией микросхемы является подсчет импульсов входного сигнала, подаваемых на счетный вход. Наличие выхода переноса позволяет создавать блок из микросхем с коэффициентом пересчета Л / ( 16) к, где к - число микросхем. [26]
Счетчик имеет четыре раздельных выхода Q0 - Q3 и выход переноса Свых. Вход тактовых импульсов С единый для счета на увеличение и уменьшение. [27]
 |
Двоичный счетчик с параллельным вводом информации.| Счетчик с регулируемым циклом счета. [28] |
Об этом можно узнать без дополнительного дешифратора, так как на выходе переноса СЕ появляется 1, которая может служить признаком начала выполнения желаемой операции. [29]
Это позволяет строить многоразрядные последовательные счетчики на рассмотренных счетных триггерах, непосредственно подключая выход переноса к счетному входу следующего разряда без дополнительного согласования полярности сигналов. [30]
Страницы: 1 2 3 4