Выход - дешифратор
Cтраница 2
 |
Принципиальная схема СВП-4-10. [16] |
В через выход дешифратора У a D4 / 16 подается на вывод резистора R66, через который начинают протекать два тока. [17]
 |
Двухступенчатый диодный дешифратор на четыре входа. [18] |
Сигналы с выходов дешифраторов 1 - й ступени поступают на вход дешифратора 2 - й ступени. [19]
Сигналы с выходов дешифраторов ПДШР41 2, ПДШР8112 поступают в блок разрядной выборки для управления работой ключей. [20]
 |
Временная диаграмма входных и выходных сигналов КР581ВЕ1. [21] |
Информация с выхода дешифратора поступает на адресные входы блока РОН. Выбранные из блока регистров общего назначения данные поступают на обработку в АЛУ, которое параллельно обрабатывает два операнда. [22]
 |
Структурная схема блюка обме - [ IMAGE ] Функциональная схема а информацией с каналами счетчика числа сканирований. [23] |
Сигнал с выхода дешифратора Д2 появляется после приема по данному каналу d элементов одной кодовой комбинации. [24]
С каждым выходом дешифратора связан один или несколько триггеров управления, формирующих управляющие сигналы при расшифровке данного кода операции. Собственно дешифратор построен по двухступенчатой схеме с расшифровкой на первой ступени четверок разрядов кода операции. [25]
Сигналом на выходе дешифратора является низкое напряжение ( 1 5 В), в то время как на остальных выходах сохраняется напряжение около 50 В. [26]
На каждом выходе дешифратора установлена схема индикации, указывающая, по какому каналу в данном такте производится регулирование. В блоке предусмотрена ручная установка номера канала при контроле работы устройства. Лампочки индикации выведены на переднюю панель многоканального регулятора. [27]
При этом с выхода дешифратора будет подан сигнал, по которому содержимое 3, 5, 6 и 7-го разрядов приемного регистра перепишется в выходной регистр, где, таким образом, зафиксируется декодированное число. [28]
Разрешающие потенциалы с выходов дешифраторов ПДША16112, поступают на переходные элементы считывания 16И - Сч1 2, срабатывающие от сигналов с блока местного управления. Управляющие сигналы с переходных элементов 16И - Сч1 2 поступают на один из входов соответствующих групповых и координатных токовых ключей считывания адресных дешифраторов. На другие входы этих ключей подаются разрешающие потенциалы, формируемые в блоке местного управления с помощью дешифратора на восемь выходов ( по числу адресных дешифраторов), который управляется сигналами с триггера 7-го разряда регистра адреса и потенциалами с выходов дешифратора номера магнитного блока. В результате обеспечивается открывание одного из групповых и одного из координатных токовых ключей считывания в одном из двух адресных дешифраторов выбранного магнитного блока. [29]
Так как количество выходов дешифратора равно 2, то для построения линейного дешифратора потребуется 2 элементов И на п входов. Сложность устройств, построенных на интегральных микросхемах, принято оценивать по количеству корпусов, необходимых для построения данного устройства, или по общему числу информационных входов. Имея это в виду, оценим сложность линейного дешифратора на п входов. [30]
Страницы: 1 2 3 4 5