Дифференциальный выход

Cтраница 3

Поскольку в данной схеме все транзисторы п-р - п типа, уровень напряжения на коллекторах повышается от каскада к каскаду. Делители напряжения в коллекторных цепях второго и третьего каскадов снижают выходное напряжение общего сигнала до требуемого уровня. Резистор 2 позволяет устанавливать нуль при дифференциальном выходе или регулировать уровень напряжения для каждого из однотактных выходов. Регулирование среднего выходного напряжения не предусмотрено. [31]

Дискриминатор с диодными параллельными ключами. [32]

Диоды Д1 а и б и Д2 я и б являются соответственно плечами дискриминатора. В течение положительных полупериодов несущей частоты о все диоды открыты и на выходных клеммах через вспомогательные диоды Д3 фиксируется напряжение, близкое к нулю. Во время отрицательных полупериодов все диоды запираются и на выходные клеммы передается напряжение входных сигналов. Дифференциальный выход может быть получен при включении нагрузки между выходными клеммами. [33]

Ячейка умножителя УМ-1АИ выполняет вычислительные операции четырехквадрант-ного умножения и деления аналоговых сигналов постоянного тока. Основой схемы ячейки является интегральная микросхема балансного модулятора 1МА401, представляющая собой спаренные каскады дифференциального усилителя с перекрестными связями и управляемым генератором неизменного тока. Микросхема выполняет функции умножения. Дифференциальный выход обрабатывается выходным интегральным усилителем в стандартный сигнал. Для реализации операции деления умножитель включается в обратную связь дополнительного интегрального усилителя. [34]

Эмиттеры транзисторов 7 и Tz подключены к генератору стабильного тока ( ГСТ), благодаря чему коллекторные токи этих транзисторов почти не зависят от синфазного вводного сигнала. Диодно-резистивная цепь подачи смещения на ГСТ содержит резисторы Rt, R5 и транзистор Т4 в диодном включении. В состав второго дифференциального усилителя входят транзисторы Т, Г6, резисторы R &, R -, R &, стабилитрон Д4 с опорным напряжением 6 2 В. Стабилитрон Дл осуществляет фиксацию потенциалов баз транзисторов Та, Те на уровне 6 9 В и этим ограничивает допустимое значение входного сигнала на уровне 7 В. Выходной сигнал снимается с эмиттер но го повторителя, выполненного на Ts. Высокий уровень выходного напряжения не превосходит 4 В. При превышении уровня 4 В открывается транзистор Т8, который и замыкает дифференциальный выход второго каскада. Транзистор Tto образует буферный каскад, исключающий влияние изменений тока нагрузки на цепь смещения, так как база - этого транзистора подключена к потенциалу земли. [35]

Страницы: 1 2 3