Правый выход

Cтраница 1

Статический триггер на полупроводниковых триодах.| Двоичный счетчик на статических триггерах. [1]

Правый выход каждого триггера младшего разряда связан со счетным входом триггера соседнего старшего разряда через конденсатор; последний превращает потенциальный выходной сигнал триггера в необходимый импульс. [2]

Блок-схемы комбинационных полусумматоров.| Блок-схема комбинационного сумматора.| Схема накапливающего сумматора. [3]

На правом выходе триггера образуется код переноса, на левом - код суммы. [4]

Так, если напряжение снимается с правого выхода триггера, то 0 будет обозначать состояние, когда правая половина схемы отперта, а левая заперта; i обозначает противоположное состоящие схемы: правая половина заперта, левая отперта. [5]

Счетчики газа Берестье изготавливаются в двух исполнениях: с левым и правым выходом газа. [6]

Схема электронного контакта. [7]

Если на базу транзистора разговорного тракта подается нулевой потенциал с правого выхода триггера, то транзистор закрыт и оказывает сопротивление порядка 106 - 107 ом сигналам переменного разговорного тока. При переключении триггера сигналом включен триггер переключается, и на базу транзистора подается отрицательный потенциал. Транзистор открывается и оказывает сигналам разговорного тока сопротивление около 10 ом. [8]

Косвенное измерение фазового сдвига методом дискретного счета. [9]

В течение цикла TasM kT ( k 1) сначала на правом выходе схемы управления появляется стробирующий импульс Гизм, а по его окончании такой же импульс возникает на левом выходе. Эти импульсы подводятся к управляющим входам ключей / и 2, на сигнальные входы которых передаются через входные устройства исследуемые напряжения 1 и и2, поданные на входы / и 2 фазометра соответственно. [10]

Если текущий младший разряд множителя имеет код О, то импульс на правом выходе Б32Ч не появляется и множимое в сумматор не проходит. Линия задержки служит для того, чтобы прибавление кода множимого к частичному произведению на сумматоре осуществлялось после окончания переходных процессов, вызываемых сдвигом. [11]

Преобразуемый параллельный код управляет состоянием ключевых триодов, для чего их базы соединяются с правыми выходами триггеров регистра памяти. [12]

Если а ( - ом разряде преобразуемого кода присутса ет 1, то ключевой триод L - го разряда открыт отрицательным потенциалом с правого выхода триггера регистра памяти, а шунтирующий триод этого разряда будет закрыт положительным потенциалом с инверсного выхода триггера. При этом весовое сопротивление L - го разряда через сопротивление нагрузки & н подключается на полное напряжение ЕЭ Если же в с - он разряде преобразуемого кода присутствует О, то ключевой триод L - го разряда будет закры. [13]

Схема феррит-транзистор ной ячейки. [14]

В следующий момент импульс четной шины Шч поступает на входы схем Я2 и Я4, но поскольку схема Я4 по третьему входу закрыта ( на правом выходе Тг2 нуль), то сигнал передается только на запуск Тгг. [15]

Страницы: 1 2