Выходы - элемент
Cтраница 2
Однако, так как С-0, то выходы элементов IHJJ / находятся в состоянии 1, что не изменяет состояния триггера. [16]
Для уменьшения числа связей на печатной плате все выходы элемента ЭСЛ-типа подключены через высокоомный резистор ( - 50 кОм) к напряжению основного источника питания Um. В таком случае неиспользованные входы ИС можно оставлять свободными, отрицательное напряжение, подаваемое на базу входного неиспользуемого транзистора, обеспечивает его надежное запирание и нормальную работу других входов. [17]
Для уменьшения числа связей на печатной плате все выходы элемента ЭСЛ-типа подключены через высокоомный резистор ( - 50 кОм) к напряжению основного источника питания UUTS. В таком случае неиспользованные входы ИС можно оставлять свободными, отрицательное напряжение, подаваемое на базу входного неиспользуемого транзистора, обеспечивает его надежное запирание и нормальную работу других входов. [18]
Третья колонка в последней таблице всегда пустая, так как выходы направленных элементов замыкать нельзя. Обычно в языке проектирования связи описывают с помощью наиболее просто составляемой вручную таблицы элемент - узел или элемент - входные узлы - выходные узлы, которая затем с помощью сервисных программ перерабатывается в таблицу, наиболее удобную для использования в программе. [19]
Из последней формулы следует, что в схеме логического элемента равнозначность - выходы элементов дизъюнкция и конъюнкция, подключены ко входам элемента импликация. [20]
В схеме из функциональных элементов еще указываются ее выходы, которыми могут быть выходы элементов или входы схемы. Такой набор из т функций называется ( п, т) - функцией или вектор-функцией. В случае m 1 вектор-функция является функцией в обычном смысле. [21]
От объемной сферической проекции удобно перейти, в свою очередь, к плоской стереографической проекции, проектируя на экваториальную плоскость шара, выбираемую по определенным правилам, выходы элементов симметрии на сферу. Такое проектирование осуществляется, как в картографии, лучами, проведенными из северного или южного полюса к данной точке на сфере. [22]
Во все нечетные такты ( время действия первого управляющего напряжения) осуществляется передача информации ( без ее изменения) из первой ступени запоминания во вторую. Выходы элементов второй ступени через комбинационную схему обратной связи связаны со входами элементов первой ступени. Через эту схему во все четные такты ( время действия второго управляющего напряжения) осуществляется передача информации ( с попутным ее преобразованием) из второй ступени запоминания в первую. Изменение входных сигналов происходит лишь в тактирующие моменты времени. [23]
 |
Напряжения питания и логические пороги элементов на р-кангльных и n - канальных МОП-транзисторах ( приведены пороговые напряжения для НИЗКОГО и ВЫСОКОГО уровней. [24] |
Значения напряжений питания, если это удобно, можно сдвигать, получая желаемые напряжения логического порога или выходные логические уровни. Выходы р-канальных элементов МОП в режиме отвода тока могут подключать нагрузку к потенциалу ниже нуля, поскольку они представляют собой повторители с отрицательным напряжением питания. [25]
Большие интегральные схемы ( БИС) обычно строятся на работающих в режиме обогащения полевых МОП-транзисторах одной полярности. Это позволяет сократить несколько стадий технологического процесса по сравнению с КМОП-технологией и обеспечить более высокую плотность размещения элементов в кристалле, чем при биполярной или КМОП-технологии. Поскольку такие БИС имеют широкое распространение, необходимо знать, как сопрягаются меЖДУ собой элементы МОП и ТТЛ ( или КМОП) и как входы и выходы МОП элементов соединяются с внешними схемами на дискретных компонентах. [26]
Все современные интегральные системы элементов в значительной мере удовлетворяют перечисленным требованиям. Отличия семейств потенциальных элементов друг от друга в общем не дают существенного перевеса в логических возможностях какого-либо одного из них перед другими. Однако в этом семействе имеется парафазный выход с элементов и, кроме того, допускается непосредственное объединение выходов, что полностью компенсирует отсутствие второй ступени логики в самих элементах. Однако, как и в элементах ЭСЛ, можноне-посредствено объединять выходы элементов. Кроме того, допускается расширение числа входов по И. [27]
Дешифратор имеет единичный или нулевой, в зависимости от типа СИС, сигнал только на одном из выходов, выбор которого производится комбинацией входных сигналов. Для N выходных сигналов дешифратор строят следующим образом. Формируют множество из 2 N сигналов, половина из которых является входными, а остальные - их инверсиями, полученными с помощью элементов НЕ. На входы 2 элементов типа И с N выходами подают неповторяющиеся комбинации сигналов из упомянутого множества. Выходы элементов И используют в качестве выходов дешифраторов. Построенный таким образом дешифратор называют полным. Некоторые дешифраторы имеют разрешающий вход, сигнал с которого непосредственно или через инвертор подают на дополнительный вход логических элементов И. [28]
Информация поступает на вход вычислительного устройства, далее последовательно в блок управления, регистр, устройства кодирования и декодирования, коммутатор и вновь в регистр. Одновременно с КУ цифровая информация поступает в блок цифровой индикации. В качестве КУ используется часть вычислительной треугольной матрицы, содержа, щая треугольную решетку из управляющих V-образных электрических шин с расположенными в узлах и соединенными с данными шинами элементами И. В качестве ДУ используется другая часть вычислительной треугольной матрицы, содержащая выходы элементов И с тинами считывания. Таким образом, вычислительные матрицы, предназначенные для выполнения арифметических операций сложения, вычитания, умножения и деления, представляют собой треугольные матрицы из объединенных схем КУ и ДУ. [29]
Подобная схема используется для предупредительной звуковой сигнализации при наличии обслуживающего персонала на установке. Число входов схемы может достигать восьми при повышенной температуре окружающей среды, а в нормальных условиях и более. При увеличении числа входов производится подключение дополнительных потенциально-импульсных ячеек, выходы которых соединяются. В рассматриваемых схемах соединения входных и выходных устройств, логических элементов и вспомогательной аппаратуры выполнены в однолинейном исполнении. Это значит, что на схемах показываются только направления прохождения сигналов. При этом используются только входы и выходы элементов, а вспомогательные цепи питания, как правило, не изображаются. [30]
Страницы: 1 2 3