Выходы - дешифратор
Cтраница 2
Кроме адресных дешифраторов, имеется 18 разрядных дешифраторов ДШР-1 - ДШР-18 на 32 выхода каждый. Выходы разрядного дешифратора z - го разряда ( i 1 18) связаны с разрядными шинами соответствующего ферритового поля. Ферритовое поле любого разряда содержит 32 разрядные шины выборки. Каждая разрядная шина состоит из двух ветвей, соединенных последовательно; одна из них пронизывает 512 сердечников одной полуматрицы, а другая ветвь-512 сердечников другой полуматрицы. [16]
В зависимости от сигнала на входе управления состоянием СО активный сигнал на выходе имеет высокий или низкий уровень напряжения. Подачей напряжения высокого уровня на вход EZ переводят все выходы дешифратора в высокоимпедансное состояние выключено. Подача на адресные входы любого кода больше 1001, соответствующего числу 9 в десятичном коде, переводит все выходы в неактивное состояние. [17]
Диодные дешифраторы 1 и 2 выполнены так, что пре образуют коды, представленные счетчиками, в уровш напряжений, которые с выходов дешифраторов посту пают к координатной сетке. Вьиходы дешифратора образуют горизонтальные шины / - VIII координатно; сетки; выходы дешифратора 2 - вертикальные шины В пересечении этих шин через диоды включены элек тромагнитные реле Pi - Р4о, контактами которых осуще ствляется подключение входов / - 40 к выходу коммута тора. Диоды применены для развязки обмоток реле. [18]
YW; 12 - общий; УЗ, 14, 15, 16, Г7 - - выходы дешифраторов УН... У / 5; 18 - вход блокировки Е1; 19 - вход блокировки Е2; 20 - вход информационный А8; 21 - вход информационный А4; 22-вход информационный А2; 23 - вход информационный А1; 24 - напряжение питания. [19]
Устройство цифрового отсчета состоит из дешифратора и цифрового индикатора. В дешифраторе кодовая комбинация, полученная на выходе счетчика или в блоке образцовых напряжений и подаваемая в форме напряжений на выходы дешифратора, преобразуется в напряжение на соответствующем его выходе. Чтобы получить, например, преобразование из двоичного кода в десятичный, в дешифраторе предусматривается десять выходов. [20]
Иногда необходимо иметь дешифратор с потенциальными выходами. Тогда вместо символов исполнительных органов рис. 19 ставятся сопротивления. Выходы дешифратора берутся из узла между сопротивлением выхода с индексом соответствующего исполнительного элемента и диодом. Знак выходного потенциала определяется подачей положительного полюса либо сверху, либо снизу. В последнем случае все диоды включаются обратным образом. [21]
На рис. 3 дается структурная схема блоков диагностики и подключения скользящего резерва. Блок диагностики неисправностей определяет место возникновения ошибки. Выходы дешифратора диагностики неисправности ( ДДН) соответствуют определенным типам ошибок. [22]
Непрерывная последовательность импульсов с ГИ поступает на кольцевые счетчики. Каждый десятый импульс с первого счетчика переносится на вход второго счетчика; поскольку счетчики и дешифраторы соединены последовательно, а выходы дешифраторов подключены к гнездам панели, то команды на клапаны гидросистем будут проходить через открытые входы триггеров в заданной программной последовательности. Сигнал об окончании движения поступает с концевых ограничителей на нулевые входы триггеров или по окончании цикла по команде от реле времени. Кроме гнезд на коммутационной панели имеется еще несколько тумблеров и кнопок для включения источников питания, отдельных блоков, а также кнопки Пуск, Останов робота и обслуживаемого оборудования. [23]
При этом микрокоманда на входе операционного устройства будет задаваться некоторой 9-разрядной двоичной комбинацией, для управления же выполнением микроопераций имеется 20 управляющих цепей. Возникает необходимость преобразования 9-разрядной микрокоманды в 20-разрядную комбинацию сигналов в управляющих цепях. Такое преобразование может осуществляться различными способами, например с помощью программируемой логической матрицы ( ПЛМ) либо с помощью дешифратора и элементов ИЛИ, объединяющих определенные выходы дешифратора, соответствующие микрокомандам, при которых выполняется одна и та же микрооперация. [24]
Между горизонтальными и вертикальными шинами включаются диоды. Место включения диодов выбирается таким образом, чтобы требуемая для фиксации полярность поступала только на определенный выход дешифратора. В приведенной на рис. 9.10 схеме для фиксации зарегистрированной информации на соответствующий выход дешифратора подается только отрицательная полярность, которая поступит через сопротивление г. На все остальные выходы дешифратора должна поступать положительная полярность через находящиеся в открытом состоянии транзисторы триггеров счетной схемы. [25]
 |
Схема контроля путем дублирования. [26] |
Контроль путем проверки выходных сигналов используется для тех комбинационных схем, в которых ошибка может быть обнаружена по выходному сигналу. К таким комбинационным схемам относятся дешифраторы. Приведенная на рис. 4.18 схема иллюстрирует контроль трех-входового дешифратора. Для контроля выходы дешифратора Дш делятся на две группы: четную и нечетную. При одновременном отсутствии или присутствии сигналов на выходах схем MJIMi, ИЛИ2 схема сложения по модулю 2 вырабатывает сигнал ошибки. [27]
Младшие 11 адресных разрядов будут адресовать байт данных, который затем выводится на шину данных. Неполное декодирование часто используется в небольших системах, где имеется только одно постоянное и одно оперативное запоминающие устройства и один порт ввода / вывода. Однако в случае памяти, схема которой изображена на рис. 4.23, и адресов от FFOO до FFFFie, отведенных под область стека, неполного декодирования ( рис. 4.24) не происходит, так как одновременно могут адресоваться и перепрограммируемое постоянное запоминающее устройство, и стек оперативного запоминающего устройства, что приведет к конкуренции за обладание шиной данных. Декодирование адреса должно быть более полным. Поправку в схему декодирования можно внести, соединив четыре старшие адресные линии с дешифратором 1-из - 16 ( устройства 74154 или 4515) и присоединив выходы дешифратора к соответствующим линиям выбора кристалла. Кроме того, вместо кристалла дешифратора может быть использована логическая схема на вентилях. [28]
Длина адреса МОЗУ равна 8 двоичным разрядам. Адрес расшифровывается двумя дешифраторами ДшХ и ДшУ, каждый из которых должен иметь по 4 входа и по 16 выходов. Значит, МОЗУ имеет 16 управляющих линий х и 16 управляющих линий у. МОЗУ данной емкости состоит из 12 матриц размером: 1бХ16256еер - дечюжов. Дешифраторы МОЗУ ДшХ и ДшУ имеют две ступени дешифрации. Первая ступень дешифрации включает два дешифратора на два входа и четыре выхода. Выходы дешифраторов объединяются дешифратором второй ступени, имеющим 16 выходов. Время заполнения информацией МОЗУ емкостью 256 ячеек определяется временем обращения к МОЗУ, которое для МОЗУ данного типа равно 2-бмксек. При времени обращения 4 мксек время заполнения МОЗУ информацией равно: 256x4 1024 мксек. [29]
Страницы: 1 2