Инверсные выходы

Cтраница 2

Функциональная схема последовательного счетчика с двухпроводной связью показана на рис. 5.2. Связь между разрядами счетчика организована таким образом, что прямой и инверсные выходы ( Q и Q) вспомогательного триггера i - ro разряда подключены к тактирующим входам вспомогательного и основного триггеров ( / 1) - го разряда. [16]

Принципиальная схема дешифратора. [17]

Высокий потенциал с прямого выхода триггера Tt не шунтируется, и 1 проходит на выход; у триггеров Г и Т2 высоким потенциалом обладают инверсные выходы с 0, и диоды их также не шунтируют; триггер Т1 выдает сигнал 1 на прямом выходе, и диод не замыкает его накоротко. В то же время на всех других шинах 0 - 8 сигналы с прямых и обратных выходов триггеров не проходят, так как в их цепях имеется хотя бы по одному шунтирующему диоду. [18]

Интегральные микросхемы НСТЛМ серии К172.| Интегральные микросхемы ТПТЛ серии К138. [19]

Логические элементы / и / / ( рис. 137) реализуют операции ИЛИ и ИЛИ - НЕ и могут иметь как прямые, так и инверсные выходы. Они отличаются один от другого числом входов и числом логических элементов в микросхеме. Элемент / / / выполняет логическую функцию И и не имеет инверсных выходов. Элемент IV реализует логическую функцию И - ИЛИ и может иметь как прямой, так и инверсный выход. В состав серии входит также микросхема V, содержащая двухступенчатый триггер, который широко применяется для построения регистров и счетчиков. [20]

Схемная простота тринисторного триггера является серьезным преимуществом по сравнению с двухтранзисторным триггером, хотя у него меньшие логические возможности управления ( меньше количество входов) и отсутствуют инверсные выходы. [21]

Параллельный комбинационный сумматор с последовательным переносом. [22]

Инверсные выходы переноса нечетных разрядов являются истинными для последующих четных разрядов. [23]

В данном случае используют триггеры, у которых на каждом входе есть элементы И. В схеме используют также инверсные выходы триггеров. [24]

В номенклатуру интегральных микросхем ( ИС) той или иной серии наряду с другими узлами входят и дешифраторы. В ТТЛШ-сериях дешифраторы обычно имеют инверсные выходы, в КМДП-сериях - прямые. Из таких малоразрядных схем приходится строить дешифраторы требуемой разрядности. Подобные дешифраторы называются двухступенчатыми. Здесь каждая пара цифр х3х2 и х входного кода обрабатывается своим декодером DCY и DCX соответственно. [25]

Микросхема К155ТМ8 содержит четыре D-триггера с динамическим управлением. Она имеет четыре раздельных информационных входа, прямые и инверсные выходы Q и Q от каждого триггера и общие для всех четырех триггеров входы синхронизации и установки нулей. [26]

Схема ( а и условное обозначение ( б десятичного счетчика. [27]

Рассмотренные счетчики выполняют операцию суммирования числа импульсов, поступивших на вход, поэтому их называют суммирующими. Для построения вычитающего счетчика можно соединять последовательно не прямые ( как в схеме рис. 8.38, а), а инверсные выходы триггеров. Такой счетчик работает следующим образом. [28]

Количество состояний устройства и соответственно количество получаемых тактов равны удвоенному числу разрядов. Нулевые такты могут быть получены с помощью дополнительной схемы, показанной на рис. 10.18 6, к входам которой подключаются прямые и инверсные выходы ( 1 - - п) - разрядов схемы рис. 10.18, а. На рис. 10.18 6 показан также способ размножения тактовых сигналов. [29]

Двоично-десятичный счетчик. а - структурная схема. б - таблица состояний.| Счетчик с одинарным кодированием. а - структурная схема. б - таблица состояний. [30]

Страницы: 1 2 3