Группа - разряд
Cтраница 1
 |
Структура команды УВМ. [1] |
Группа разрядов с 9-го по 23 - й команды называется адресной частью. [2]
 |
Структура команды УВМ. [3] |
Группа разрядов 6 - - И команды называется операционной частью и служит для указания операции, которая должна быть выполнена по данной команде. Этот код записывается двумя восьмеричными цифрами в указанных выше разрядах слова. [4]
 |
Структура команды УВМ. [5] |
Группа разрядов 12 - - 23 команды называется адресной частью и служит для указания одного из слов, участвующих при выполнении данной команды. Этот адрес записывается четырьмя восьмеричными цифрами. [6]
 |
Структура команды УВМ. [7] |
Группы разрядов 0 - 2 и 3 - f - 5 команды, обозначаемые через я, и л2, служат для задания признаков автоматической модификации данной команды. Назначение этих разрядов тесно связано с использованием индексных регистров и будет предметом подробного рассмотрения в дальнейшем. [8]
 |
Схема наращивания числа и разрядности ячеек ЗУ. [9] |
Группа разрядов А 2 определяет номер линейки, группа разрядов А1 - номер ячейки в выбранной линейке. Выбор линейки осуществляется с помощью дешифратора, на вход которого подается Л2, а каждый из выходов подключен к входу ВК определенной линейки. Таким образом, в зависимости от кодовой комбинации, содержащейся в А2, на соответствующем выходе дешифратора появляется уровень лог. О, который обеспечивает выбор определенной линейки микросхем. На входы ВК остальных линеек с выходов дешифратора поступает уровень лог. Рассмотрим пример наращивания емкости блока памяти. Наращивание разрядности потребует в каждой линейке схемы на рис. 2.5 использовать 8 микросхем; для увеличения числа ячеек с 1024 до 4096 ( в 4 раза) необходимо предусмотреть 4 линейки микросхем. Адрес, по которому в таком блоке памяти будет производиться обращение, формируется следующим образом. [10]
Каждая группа разрядов строится по схеме, аналогичной рис. 3.67. Между группами может осуществляться последовательная передача переносов либо для достижения наибольшего быстродействия может использоваться такой же принцип параллельной передачи переносов, как и в самих группах. [11]
 |
Условное обозначение микросхемы ОЗУ. [12] |
Каждая группа разрядов адреса подается на соответствующий дешифратор: дешифратор строк и дешифратор столбцов. При этом каждый из дешифраторов создает на одной из своих выходных цепей уровень лог. ЭП оказывается под воздействием уровня лог. При чтении содержимое ЭП выдается на усилитель чтения и с него на выходной триггер и выход микросхемы. О на входе РЗ открывается усилитель записи и бит информации со входа данных поступает в выбранный ЭП и запоминается в нем. [13]
 |
Дерево сумматоров. [14] |
Анализ группы разрядов и младшего разряда соседней старшей группы позволяет определить, какое кратное множимого должно быть прибавлено к частичному произведению. Чтобы уменьшить число кратных множимого без значительных потерь времени, имеющих место при суммировании кратных множимого в обычном сумматоре, используют дерево сумматоров из сумматоров с запоминанием переносов. [15]
Страницы: 1 2 3 4 5