Два - регистр
Cтраница 3
 |
Сумматор с запоминанием переноса. [31] |
Сумматор имеет в своем составе два регистра: регистр суммы, в котором запоминаются промежуточные результаты суммирования без учета распространения сигналов переноса, и регистр переноса. В отличие от сумматора с последовательным переносом при выполнении очередного сложения сигнал переноса из 1-го разряда не поступает в ( г 1) - й разряд регистра суммы, а запоминается в ( i - f - l) - M разряде регистра переносов. [32]
Сумматор-вычитатель включает, в себя два регистра приема и хранения операндов. [33]
Схема выборки команд включает также два регистра счетчика команд, в которых хранится адрес ранее выбранных команд и которые используются для запоминания номера команды во время ее повторения. [34]
Байт SIB определяет масштабный коэффициент и два регистра. Когда присутствует байт SIB, адрес операнда вычисляется путем умножения индексного регистра на 1, 2, 4 или 8 ( в зависимости от SCALE), прибавлением его к базовому регистру и, наконец, возможным прибавлением 8 - или 32-битного смещения, в зависимости от значения поля MOD. Практически все регистры могут использоваться ив качестве индекса, и в качестве базы. [35]
В АУ для приема операндов имеются два регистра А и В. ОЗУ С, к-рый хранит адрес последней посланной в ОЗУ из АУ величины. Вызываемая для операции из ОЗУ величина поступает сначала в регистр А, если этот регистр занят к. Поступивший код операции всегда относится к текущим содержимым регистров А и В; результат операции всегда записывается в регистр В; при этом регистр А освобождается для следующего операнда. [36]
В АУ для приема операндов имеются два регистра А и В. ОЗУ С, к-рый хранит адрес последней посланной в ОЗУ из АУ величины. Вызываемая для операции из ОЗУ величина поступает сначала в регистр А; если этот регистр занят к. Поступивший код операции всегда относится к текущим содержимым регистров А и В, результат операции всегда записывается в регистр В; при этом регистр А освобождается для следующего операнда. [37]
В двухадресных командах операндами являются либо два регистра, либо регистр и поле в оперативной памяти. В первом случае команда может содержать непосредственный аргумент, а во втором - биты индекса и бит косвенной адресации. Следует отметить, что двухадресные команды типа память-память отсутствуют. [38]
Основными составными частями системы прерывания являются два регистра одинаковой разрядности: регистр прерываний и регистр маски. Каждый разряд регистра прерывания соответствует определенному источнику сигнала о прерывании. Периодически просматривая регистр, можно узнать, от каких устройств поступали сигналы. После каждого просмотра разряды регистра должны быть очищены записью в них нулей. [39]
 |
Схема для деления полученного слова на фиксированный многочлен. [40] |
Для обеспечения непрерывности работы в декодере используются два регистра с обратной связью, первый из которых реализует деление входящего блока, а второй - исправление искаженных символов выходящего блока. На рис. 5.3 приведена полная схема декодера. [41]
 |
Структурная схема оперативной памяти ЕС-3205 машины ЕС-1050. [42] |
Блоки адресных регистров имеют в своем составе два регистра адреса РА1 и РА2 ( для каждого БЗМ - свой регистр), регистр маркеров и схемы контроля адреса. Регистр РА1 содержит 15 информационных разрядов и 2 контрольных. [43]
В командах с двумя операндами может быть использовано два регистра, причем код второго задается полем reg постбайта в соответствии с табл. 1.1. В командах, оперирующих словами, байт КОП содержит w и код регистра определяет один из восьми 16-разрядных регистров АХ-DI. [44]
Для выполнения операции деления необходимо иметь сумматор и два регистра для хранения делителя и частного. В машинах с фиксированной запятой деление возможно, если делимое по модулю меньше делителя. Поэтому перед операцией деления при помощи масштабирования необходимо добиться требуемой ситуации. [45]
Страницы: 1 2 3 4 5