Два - триггер
Cтраница 3
Элементами схемы, создающими необходимые длительности импульсов, являются двоичные счетчики СТ2, у которых задействовало только по одному выходу. Пусть, например, 1СТ2 состоит из двух ячеек и выдает импульс на своем выходе после отсчета четырех импульсов, а 2СТ2 состоит из трех ячеек и выдает импульс на выходе после восьми импульсов. В схеме предусмотрены два триггера с двумя устойчивыми состояниями IT и 2Т, которые имеют динамические управляющие входы. [31]
На рис. 6.23, а изображена схема двоичного счегчнка. Для простоты здесь показаны лишь два триггера. Общая схема состоит из п триггеров, соединенных цепочкой. Выход / - го триггера присоединяется ко входу следующего, ( г - - 1) - го триггера. [32]
Первый тактовый импульс в такой схеме производит запись информации из основных триггеров предыдущих разрядов во вспомогательные триггеры последующих. Второй тактовый импульс, действующий после окончания первого, пе-переписывает информацию из вспомогательных триггеров в основные. При построении такого регистра сдвига требуется два триггера на разряд. [33]
Выход Q предыдущего триггера соединен с входом D следующего триггера. Однако если по каким-либо причинам одновременно начнут переключаться два триггера или более ( случай, возможный при большом числе триггеров), т.е. начнут циркулировать две единицы или больше, то такую ошибку исправить без остановки распределителя невозможно. Для предотвращения подобных ошибок предусмотрена защита в виде элемента ИЛИ - НЕ, на который подаются выходы всех триггеров. [34]
 |
Структурная схема кодера непрерывного кода.| Структурная схема декодера непрерывного кода. [35] |
Рассмотрим кодирование и декодирование для такого кода по структурным схемам рис. 8.5, 8.6. Синхронный ключ S управляет работой кодера и чередует выдачу на модулятор информационных сигналов, которые поступают с эффективного кодера, проверочных сигналов, которые поступают с сумматора. Триггер запоминает предыдущий информационный сигнал и выдает его на сумматор для суммирования с последующим. Схема декодера ( рис. 8.6) сложнее схемы кодера и включает два триггера, три сумматора и одну совпадения. Алгоритм работы декодера такой: если (8.24) не выполняется для двух соседних поверочных символов, то находящийся между ними информационный сигнал следует изменить на противоположный. [36]
Матричные дешифраторы предварительной ступени могут быть построены с различным числом выходов, яо целесообразно матрицы делать приблизительно равноценными. В двух первых случаях для каждой матрицы необходимы три триггера адреса, а число диодов 6X618 в каждой матрице 6 и 6, или 5X315 в одной и 7X321 в другой при матрицах на 5 и 7 выходов. При матрицах, существенно несимметричных - на 4 и 10 выходов, необходимы два триггера адреса для первой матрицы и четыре триггера для второй. [37]
 |
Синхронный S-триггер, тактируемый уровнем логической 1. [38] |
Двухступенчатый синхронный RS - триггер. В потенциальной серии элементов отсутствуют элементы для задержки сигналов. Поэтому для выполнения условий надежной работы логических каскадов на каждый двоичный разряд, хранящий 1 бит информации, используют два триггера, которые управляются двумя сдвинутыми во времени тактирующими импульсами. Это дает возможность информацию, снимаемую с выходов триггера, использовать для управления сигналами на его входах, что необходимо при построении более сложных триггерных схем. [39]
 |
Комбинированный дешифратор. [40] |
При большой емкости дешифратора, а следовательно, при большом числе разрядов п и выходов N требуется большое число формирователей смещения и разрядных обмоток на сердечниках. В этих случаях используются комбинировайные дешифраторы. На рис. 5.29 представлена схема комбинированного дешифратора на четыре разряда ( и4) и шестнадцать выходов. Разрядные триггеры разбиты на две группы по два триггера в группе. Для каждой группы построен прямоугольный диодный дешифратор на два входа ( парных) и четыре выхода. Объединив два таких дешифратора и магнитный дешифратор, можно получить комбинированный дешифратор на 16 выходов, при этом каждый сердечник будет иметь только по две разрядные обмотки. [41]
В регуляторе применено устройство для регулирования задержки команды, которое автоматически останавливает распределитель импульсов на необходимый промежуток времени. Таким устройством является триггер с одним устойчивым состоянием. Продолжительность неустойчивого состояния триггера регулируется специальным потенциометром. Импульс напряжения, снимаемый с нагрузочной обмотки второго сердечника, переводит в неустойчивое состояние два триггера. [42]
 |
Схема кодера непрерывного кода. [43] |
Рассмотрим кодирование и декодирование для такого кода. Структурная схема кодера представлена на рис. 8.5. - Синхронный ключ S управляет работой кодера и чередует выдачу на модулятор информационных сигналов, которые поступают с эффективного кодера, и пройерочных сигналов, которые поступают с сумматора. Триггер запоминает предыдущий информационный сигнал и выдает его на сумматор для суммирования с последующим. Структурная схема декодера представлена на рис. 8.6. Как обычно, она сложнее кодера и включает два триггера, три сумматора и одну схему совпадения. Алгоритм работы декодера такой: если (8.24) не выполняется для двух соседних поверочных символов, то находящийся между ними информационный сигнал следует изменить на противоположный. [44]
 |
Способ питания светодиодов от уровней ТТЛ. [45] |
Страницы: 1 2 3 4