Действия - процессор
Cтраница 1
 |
Распространенные процессоры для ПК. [1] |
Действия процессора оцределяются инструкциями, заложенными в программном обеспечении. Эти инструкции поступают в ЦП в виде так называемых машинных команд. Существует много типов центральных процессоров для персональных компьютеров. Программа представляет собой последовательность инструкций, которые точно предписывают центральному процессору, какие вычисления необходимо выполнить. Число команд, которое может выполнить центральный процессор, и скорость их выполнения определяют быстродействие и производительность компьютера. Инструкции специфичны для каждого ЦП. Поэтому программы, составленные для одного процессора, могут не выполняться другим. Эти процессоры имеют в значительной части общий репертуар команд. Для повышения эффективности необходимо расширение набора команд или увеличение быстродействия ЦП. [2]
Действия процессора при выполнении этих команд понятны из их названий и описаний в табл. 1.5, 1.6 и, за исключением последних двух, не требуют особых комментариев. Отметим только, что команды INC и DEC неэ изменяют состояния разряда С, даже если происходит перенос. [3]
Все действия процессора подчиняются точно сформулированной процедуре, называемой алгоритмом Трак. Процессор содержит три структуры: активную цепочку, нейтральную цепочку и указатель сканирования. Для наглядности обычно считают, что нейтральная цепочка располагается слева, указатель сканирования - посередине и активная цепочка - справа. Указатель сканирования всегда указывает на левый конец активной цепочки, обозревая первую литеру. Литеры, как правило, переходят из активной в нейтральную цепочку; там литеры накапливаются до тех пор, пока их не станет достаточно для построения всех аргументов некоторой функции. Тогда эта функция выполняется и ее результат помещается в активную или нейтральную цепочку в соответствии с типом функции. [4]
Внутренний генератор процессорного ядра и памяти отключается и все действия процессора приостанавливаются, пока не возникнет сигнал немаскируемого прерывания. [5]
Что же касается распределенных систем, то здесь все осложняется отсутствием единого времени, которое позволило бы полностью упорядочить действия процессоров, но неминуемо привело бы к снижению производительности. Поэтому необходимы модели с более слабыми требованиями к согласованности. [6]
Предположим, что мы начинаем с некоторой машины М, которая, начав с входной информации и некоторого большого количества нулей, производит желаемый выход плюс определенное количество дополнительной информации, которую мы называем мусором. Теперь мы видим, что возможна операция копирования, которая может быть проделана последовательностью CONTROLLED NOT, поэтому, если первоначально у нас есть пустой регистр с k битами для выходной информации, мы можем после действия процессора М скопировать выходную информацию из М на этот новый регистр. [7]
Вычисления производятся специальным устройством - процессором, который организует весь вычислительный процесс. В соответствии с командами, закодированными в программах, он в нужные моменты времени считывает из памяти УВМ хранящиеся в ней числа, производит над ними арифметические и логические операции, записывает в память результаты вычислений, управляет устройствами связи УВМ с объектами и устройствами ввода - вывода информации от оператора. В современных УВМ все действия процессора выполняются с очень большой скоростью - миллионы арифметических операций в секунду. Столь высокое быстродействие необходимо для того, чтобы за короткие интервалы времени между очередными тактами управления успеть обработать в соответствии с заданной программой всю текущую информацию с объекта управления. [8]
На третьем шаге происходит подготовка счетчика команд к выполнению следующей команды - содержимое PC увеличивается на два, при этом он будет указывать на слово памяти, непосредственно следующее за словом, из которого выбрана команда. На последнем шаге содержимое РД копируется в регистр команд, расположенный в устройстве управления, где происходит декодирование команды. Отметим два существенных момента: фаза выборки является стандартной и действия процессора не зависят от того, какая команда выбирается из памяти; содержимое счетчика команд на этой фазе всегда увеличивается на два, что обеспечивает выполнение команд в порядке их расположения в памяти. [9]
Во втором такте ( Т2) должно происходит непосредственно чтение. Одновременно в процессор вводятся биты контроля данных DP. Процессор переходит в такт Ti, ожидая внутреннего запроса. Следующий такт Т1, начинается следующий машинный цикл - цикл вывода. Действия процессора аналогичны предыдущим. Исключение составляет сигнал W / R, имеющий активный высокий уровень. Данные передаются из процессора в память. [10]
Для обработки информации в процессоре имеется несколько специальных ячеек памяти - регистров. Регистр команд ( РК) предназначен для приема из памяти двоичного кода очередной команды программы и хранения этого кода на время выполнения команды. В регистре счетчика команд ( СК) хранится адрес ( номер ячейки памяти) исполняемой команды. Содержимое этого регистра изменяется автоматически, позволяя процессору самостоятельно переходить от одной команды программы к другой. Для приема информации, участвующей в операции, процессор имеет операционные регистры. Действия процессора по выполнению каждой команды состоят из этапов: 1) чтение адреса из СК; 2) вызов в РК команды из хранимого в СК адреса; 3) формирование нового содержимого СК; 4) исполнение команды, находящейся в РК. Эти действия составляют основной алгоритм работы процессора. [11]
Страницы: 1