Управляемый делитель - частота
Cтраница 2
На фазовый детектор поступают два колебания: первое со стабильной частотой / оп - от опорного кварцевого генератора; второе с частотой / W / on через управляемый делитель частоты с коэффици-1 ентом деления N - от управляемого генератора. Напряжение с выхода фазового детектора через фильтр нижних частот ( ФНЧ) воздействует на управляемый генератор и подстраивает его до обеспечения равенства частот fIN и / оп. Изменяя с помощью ПЦУ коэффициент деления N, можно получить требуемую сетку частот с шагом, равным / оп. Поскольку выходная частота синтезатора связана с частотой опорного кварцевого генератора формулой / Nfon, относительные нестабильности этих частот равны. [16]
 |
Блок-схема функционального цифрового преобразователя с управлением со стороны выхода и переменной длиной участков аппроксимации. [17] |
Так, например, для формирования кусочно-линейной функции с девятью участками аппроксимации разной длины преобразователь с управлением по выходу должен дополнительно иметь де-вятиразрядный дешифратор ДШ-Ny и четырехразрядный двоичный счетчик Сч - п в то время, как преобразователь с управлением по входу дополнительно оборудуется лишь матрицей управления, содержащей 9 ключевых элементов, осуществляющих блокировку счетных триггеров в управляемом делителе частоты. [18]
В функциональных аналого-цифровых преобразователях операцию умножения унитарного или число-импульсного кода на коэффициент М, больший единицы, вводят в процедуру цифрового функционального преобразования. При этом в сочетании с управляемым делителем частоты множительное устройство на этом этапе позволяет не только вести в широких пределах линейное масштабирование, но является также незаменимым инструментом повышения точности выполнения вычислительных операций при функциональном преобразовании. Поясним это на несколько упрощенном примере. Пусть выходной параметр Ny получают в результате функционального преобразования число-импульсного кода А 10000, причем реализуют извлечение корня Ny V Nx методом кусочно-линейной аппроксимации при абсолютной погрешности Дапп 5 импульсов. Нетрудно видеть, что эффективную точность преобразования можно повысить в 5 раз, если входной код предварительно увеличить в М - 25 раз. [19]
Если точность вычислительных операций ограничить по -, грешностью 0 01 %, которая практически не сказывается на конечных результатах измерений, то наиболее общим методом, позволяющим вести сложную функциональную обработку исходной информации в реальном масштабе времени, является метод цифровой кусочно-линейной аппроксимации. В техническом отношении этот метод реализуется на основе двух устройств: управляемого делителя частоты и сумматора - двоичного счетчика - накопителя; функционально на каждом участке аппроксимации такое устройство может быть представлено как цифровой интегратор. Еще в 1941 г. Шеннон обосновал возможность точного воспроизведения конечным числом интеграторов и сумматоров аналитических и негипертранс-цендентных функций, а приближенно - с любой заданной точностью практически всех непрерывных функций. [20]
Микросхема представляет собой формирователь опорной частоты кадров и формирует частоту поднесущего цветового сигнала и опорную частоту в системе слежения за скоростью движения вала двигателя. В состав ИС входят кварцевый генератор, стабилизатор напряжения, делители частоты 1 / 8 и 1 / 4, управляемый делитель частоты 1 / 2771: 1 / 1866 PAL / SECAM / NTSC и выходной буфер. [21]
Схема работает следующим образом. Это приводит к переключению через дешифратор ДШ-п кодовых шин матрицы управления, а следовательно, и к изменению коэффициента передачи в управляемом делителе частоты. [22]
Из рассмотрения принципа действия преобразователя дли немонотонных функций видно, что выходной код Ny непосредственно не участвует в формировании кусочно-ступенчатой функции. Это обусловлено тем, что между кодом Nv и управляющими сигналами матрицы управления коэффициентами kj нет взаимного однозначного соответствия. Для устранения неоднозначности в схеме установлен дополнительный счетчик Сч - п, формирующий вспомогательный код и совместно с дешифратором ДШ-п определяющий момент переключения коэффициентов деления в управляемом делителе частоты. Здесь следует заметить, что, несмотря на это усложнение, схемы преобразователей для немонотонных функций, как с управлением по входному, так и по выходному параметрам, примерно эквивалентны по затратам на дополнительное электронное оборудование. [23]
С выхода счетчика делителя импульсы переполнения через разъем НА поступают на вспомогательный счетчик числа участков аппроксимации. В матрице управления его состояние расшифровывается и в соответствии с заданной программой на одну из шин 1 - - 8 через разъем подается низкий потенциал сигнала управления. Этот уровень напряжения блокирует по входу 4 счетный вход одного из последних триггеров, начиная с пятого, что равносильно уменьшению разрядности счетчика управляемого делителя частоты и, следовательно, уменьшению шага аппроксимации. С приходом восьмого входного импульса триггер М4 опрокинется и на выходе М14 будет сформирован высокий уровень напряжения, соответствующий уровню логической единицы. [24]
Рассмотрим вопросы построения цифровых функциональных преобразователей с управлением со стороны выхода, предназначенных для аппроксимации немонотонных функций и функций, где первая производная может быть больше или меньше единицы. Для моделирования таких функций используют главным образом схемы преобразователей с переменной длиной участка аппроксимации, оборудуемые дополнительно реверсивным счетчиком выходного кода РСч-Ny и матрицей управления реверса МУг. Моделирование происходит следующим образом. В точках, где первая производная изменяет свой знак с положительного на отрицательный, матрица управления реверсом вырабатывает сигнал, изменяющий направление счета: вместо сложения выполняется вычитание. В результате этой операции реверсивный счетчик начинает работать с убывающим итогом, формируя отрицательный наклон аппроксимирующей прямой с коэффициентом передачи, установленном в управляемом делителе частоты. [25]
Другой разновидностью является компаратор, выполненный на вычитающем или суммирующем регистре. Через коммутатор на информационные входы ( D) o - по импульсу предварительной записи V вводится код А, затем в число-импульсной форме по входу С поступает число В. В регистре осуществляется сравнение двух чисел посредством вычитания импульсами В числа А. На выходе появляются импульсы, если выполняется неравенство А В. При появлении импульса обнуления регистра в последний через коммутатор вновь вводится код числа А. Для выполнения операции А В используется суммирующий счетчик или число А вводится в дополнительном коде. Более подробно с управляемыми делителями частоты можно познакомиться по описаниям [ а. СССР, МКИ, Н 03 М 1 / 50 ], позволяющим построить компараторы синхронного и асинхронного типов. Комбинации кодов А, В поступают на информационные входы ( Л о - и адресные D 1 входы. При равенстве кодов импульс от сигнала А формируется на выходе Х0, принимаемому за выход А В. Выходы мультиплексора сгруппированы таким образом, что на выходах A gg В генерируются импульсы при неравенстве входных кодов. [26]
Страницы: 1 2