Демуль-типлексор
Cтраница 1
Демуль-типлексор D17 включен для выполнения функции DC 3x8, что обеспечивает селекцию двух из 16 ИС Dl - DIG. Этим обеспечивается однозначная адресация канала с активным уровнем выходного сигнала. [1]
Входные и выходные сигналы декодера / демуль-типлексора могут быть цифровыми или аналоговыми. [2]
 |
Условное изображение микросхемы К155ИДЗ ( демультиплексор 1. 16, дешифратор 4. 16. [3] |
В зависимости от способа включения может работать как демуль-типлексор или как дешифратор. [4]
На рис. 1.12 а приведено условное графическое обозначение демуль-типлексора 1 - 4, а на рис. 1.12 6 - его функциональная схема. Нетрудно заметить, что схема на рис. 1.12 6 представляет собою декодер 2 - 4, когда х - его стробирующий сигнал. [5]
Когда система связи - многоканальная и выполнена с временным или частотным уплотнением, то после детектирования по промежуточной частоте сигналы разделяются с помощью демуль-типлексора ( переключателя, работающего строго синхронно с мультиплексором передатчика) или с помощью дополнительных частотных фильтров, настроенных на поднесущие частоты и дополнительных детекторов, выделяющих низкочастотные сигналы. [6]
 |
Состояния дешифраторов ИД6 и ИД10. [7] |
Состояния этих дешифраторов сооответствуют табл. 1.71. Если десятичный эквивалент входного кода превышает 9, то на всех выходах 0 - 9 появятся напряжения высоких уровней. Эти приборы могут дешифрировать числа 0 - 8, тогда вход A3 можно использовать как разрешающий с низким активным уровнем. На этот вход подается поток данных, если дешифраторы ИД6 ц ИД 10 работают как демуль-типлексоры на восемь выходов. [8]
Основным элементом ЦПБ и, следовательно, микро - ЭВМ является МП. Рассмотрим обобщенную структурную схему МП. Но все они представляются единой обобщенной структурной схемой, приведенной на рис. 1.4, где ОУ - операционное устройство; УУ - устройство управления; ВП - внутренняя память; МКС - мультиплексор; ДМКС - демуль-типлексор; РГ1 и РГ2 - входные регистры; РГЗ - выходной регистр. [9]
На основании проведенных операций поиска с использованием законов и аксиом алгебры логики получают минимальную функцию, содержащую наименьшее количество логических элементов. После этого собирают само устройство в соответствии с найденной минимальной функцией. Нахождение логических функций и последующую их минимизацию широко применяют также при проектировании логических схем комбинационного типа - шифраторов, дешифраторов, мультиплексоров, демуль-типлексоров, сумматоров и других устройств цифровой электроники. [10]
ИО, которые образуют 30 временных последовательных каналов за период Т 125 икс. Каждая АЛ работает в своем временном канале длительностью около 4 мкс. Коммутационное цифровое поле КЦП осуществляет соединение между собой 30 цифровых каналов. Оно оборудуется буферными регистрами приема БРПр и передачи БРПер, речевым запоминающим устройством РЭУ на 900 ячеек памяти ( по числу абонентских линий), мультиплексором М и демуль-типлексором ДМ. С помощью М происходит соединение БРПр с любой свободной ячейкой памяти РЭУ. ДМ осуществляет соединение выходов ячеек РЭУ с входами БРПер. [11]
Для постоянной записи применяют ПЗУ. При серийном производстве, исчисляемом тысячами экземпляров, программируемые маской ПЗУ являются недорогими, однако при штучном производстве целесообразно применение репрограмми-руемых ПЗУ. Перечень наиболее употребительных типов РПЗУ представлен в табл. 21.13. Для некоторых из них требуется только одно напряжение питания 5 В; программаторы для таких РПЗУ довольно просты. Как можно увидеть из таблицы, обычно РПЗУ имеют побайтовую организацию. Следовательно, их код адреса состоит из 8 бит. Поэтому РПЗУ имеют меньше адресных входов, чем ЗУ такой же емкости, но с однобитной организацией. В связи с этим необходимо дополнительное кодирование адреса. На рис. 21.20 приведен пример реализации платы РПЗУ объемом 16 Кбайт. Нижние 11 адресных линий подключены параллельно к восьми РПЗУ объемом по 2 Кбайт каждая. Для этого целесообразно использовать демуль-типлексор. Можно также подключить выход схемы сравнения номера платы к входу данных согласно рис. 21.20. При этом на всех выходах появится высокий уровень, если плата не адресуется при помощи трех старших адресных бит. Поскольку выводы выбора кристалла работают на основе негативной логики ( активный уровень-низкий), то в этом случае интегральная схема ЗУ не выбирается. [12]
Страницы: 1