Дешифратор

Cтраница 2

Дешифраторы и цифровой индикатор обеспечивают фиксирование числа N в старших разрядах, а числа k - в младших. [16]

Дешифратор представляет собой логическую схему, выходными функциями которой являются комбинации от входных переменных, так что каждая входная комбинация возбуждает сигнал на определенном выходе дешифратора. На рис. 10 - 7 показан матричный дешифратор, собранный на диодных схемах И; нужные комбинации обеспечиваются подключением диодов к соответствующим узлам матрицы. Таким образом, оба диода горизонтальной шины уз будут заперты, и только на этом выходе дешифратора будет высокий потенциал. [17]

Дешифраторы находят также широкое применение в многоканальных преобразователях код - напряжение для переключения входных каналов в определенной последовательности. [18]

Дешифратор - логическая схема, содержащая п входов и 2 выходов и преобразующая - разрядное двоичное слово в соответствующий управляющий сигнал, который возникает только на одном из его выходов. Другими словами, дешифратор представляет собой совокупность схем И, формирующих управляющий сигнал на одном из выходов, в то время как на остальных выходах сигналы отсутствуют. В табл. 6.6 отражены возможные состояния дешифратора на три входа ( п3) и восемь выходов. [19]

Управление работой семисегментного индикатора при помощи дешифратора. [20]

Дешифратор, подобно шифратору, служит для преобразования кодов. На рис. 5.4 показаны два дешифратора, используемые в одной системе. Дешифраторы переводят код 8421 в код семисегментного индикатора, обеспечивающий свечение соответствующих сегментов. На индикаторе при этом появляется десятичное число. На рис. 5.9 показано, как двоично-десятичное число 0101 подается на вход дешифратора-формирователя, преобразующего двоично-десятичный код в семисегментный код. [21]

Типичная блок-схема дешифратора. [22]

Дешифраторы, подобно шифраторам, являются комбинационными логическими схемами с несколькими входами и выходами. Большинство дешифраторов содержит от 20 до 50 логических элементов. В большинстве случаев шифраторы и дешифраторы выполняются в корпусах ИС раздельно. [23]

Структурная схема ЦАП. [24]

Дешифратор состоит из двух блоков: резистивной схемы и суммирующего усилителя. Выходным сигналом является напряжение, считываемое с вольтметра, который показан справа. [25]

Дешифратор включает соответствующие сегменты ( а, Ь, с) семи-сегментного индикатора, и они высвечиваются на индикаторе. С индикатора считывается десятичная семерка. Заметим, что АЦП также является дешифратором; он преобразует аналоговые входные сигналы в двоичные выходные сигналы. [26]

Дешифратор, преобразующий код декады в позиционный код, сравнительно прост. Пересчетная декада ( рис. 2) выполнена в виде сменного функционального блока ( рис. 4) и использовалась для разработки различных счетных систем. [27]

Схема дешифратора, расшифровывающая параллельный код. [28]

Дешифраторы бывают параллельного или последовательного действия. [29]

Структурная схема полусумматора. [30]

Страницы: 1 2 3 4 5