Дешифратор - команда
Cтраница 2
 |
Схема устройства управления ЕС-5511. [16] |
Блок дешифратора команд ( БДШК) в зависимости от заданной команды выдает на один из своих выходов сигнал, который разрешает работу цепей, участвующих в выполнении этой команды. Он включает регистр и дешифратор основных команд и регистр и дешифратор вспомогательных команд. Код команды ( командный байт) заносится в регистр команд после проверки на четность. [17]
Устройство управления включает в себя дешифратор команд, схему синхронизации и управления, регистры временного хранения и мультиплексор регистров. [18]
Это делается для того, чтобы дешифратор команд и устройство управления могли реализовать выполнение команды. [20]
Приемное устройство состоит из фотоприемника, дешифраторов команд и исполнительных механизмов команд включения и отключения. Исполнительный механизм состоит из блока электромагнитных механизмов и блока клапанов управления. [21]
В состав ИС входят регистр команд, дешифратор команд, ОЗУ емкостью 24 байта, встроенный автогенератор опроса ЖКИ, 24 модулятора столбцов. [22]
Код команды поступает с регистра команд в дешифратор команд 2, где он преобразуется в систему управляющих сигналов. [23]
 |
Регистр команды. [24] |
Когда слово, изображающее команду, поступает в дешифратор команды, оно фиксируется и хранится в регистре команды. Каждый разряд этого регистра связан с определенной выходной цепью таким образом, что если в данном разряде зафиксирована цифра 1, то в соответствующей выходной цепи устанавливается один уровень напряжения, а если цифра 0 - то другой уровень напряжения. [25]
В фазе выполнения операционная часть команды отсылается в дешифратор команд DI, a адресная часть, вторично за период основного цикла, отсылается в регистр адреса SM для выбора ячейки памяти, содержащей число, над которым будет производиться арифметическая операция. [26]
 |
Принципиальная схема сверхрегенеративного приемника.. [27] |
Бортовая часть системы радиоуправления моделями содержит приемник сигналов и дешифратор команд. [28]
 |
Структурная схема микропроцессора 4004. [29] |
АЛУ; 7 - блок управления АЛУ; 8 - дешифратор команд; 9 - блок управления ЗУ и вводом-выводом; 10-блок буферных рехистров; II - стековое ЗУ; 12 - регистр команд; 13 - общая шина. [30]
Страницы: 1 2 3 4 5