Матричный дешифратор

Cтраница 2

Быстродействие матричного дешифратора определяется временем дешифрации кода схемой. Время дешифрации кода в основном опеределяется временем нарастания напряжения, на выходе изображенной шины. [16]

Линейный дешифратор [ IMAGE ] Пирамидальный дешифратор.| Матричный дешифратор. [17]

Схема матричного дешифратора обеспечивает выигрыш по оборудованию по сравнению с другими рассмотренными схемами. [18]

Каскадный дешифратор при п 5, построенный из дешифраторов, у которых га 2 п и 3.| Внутренняя структура интегрального модуля.| Схема построения дешифратора на га входов из однотипных модулей на s входов ( п s.| Дешифратор на однотипных модулях для ге 4 при наличии инверсий входных переменных. [19]

Требование наращиваемости матричного дешифратора на транзисторных элементах сравнительно легко выполнимо, если только они имеют достаточное число входов. Требование наращиваемости структур каскадных и пирамидальных дешифраторов выполняется самими методами их построения. [20]

В полупроводниковых счетчиках матричные дешифраторы усложняются добавлением схем эмиттерных повторителей. Их включают для уменьшения нагрузок на триггерные декады, выполняемые на германиевых транзисторах с низкими напряжениями и токами. [21]

Вторая ступень - матричный дешифратор ( основной) на 64 канала-выполнен на двухвходовых логических схемах. [22]

Синхронный дешифратор матричного типа на четыре входа. [23]

В интегральном исполнении матричные дешифраторы строят на 3 - 4 входа. На рис. 3 45, а, б приведены функциональная схема матричного 4-разрядного дешифратора на элементах ИЛИ-НЕ ( 229ИД1) и его условное графическое обозначение. [24]

Схема матричного дешифратора. [25]

Выходы второй ступени матричного дешифратора и первой ступени третьего линейного дешифратора подаются на двухвходовые схемы третьей ступени матричного дешифратора, которые образуют его подсхему на 1024 выхода. [26]

По структурной организации различают линейные, пирамидальные и матричные дешифраторы. [27]

Известно много различных схем матричных дешифраторов. Принцип действия этих схем состоит в следующем: в зависимости от положения переключателей на выходе матриц только на один выход ее подается напряжение источника питания, так как все остальные выходы шунтированы прямым сопротивлением диодов. [28]

Схема шунтированного последовательного триод-ного ключа. [29]

Распределитель импульсов состоит из матричного дешифратора ДШ, триггерной пересчетной схемы ( триггеры TI-74) и ручного переключателя режима работы РП. [30]

Страницы: 1 2 3 4