Канал - адрес
Cтраница 1
 |
Условное графическое обозначение КР580ВМ80А. [1] |
Канал адреса обеспечивает прямую адресацию внешней памяти объемом до 65536 байт, 256 устройств ввода и 256 устройств вывода. [2]
Микропроцессор имеет раздельные 16-разрядный канал адреса и 8-разрядный канал данных. Канал адреса обеспечивает прямую адресацию внешней памяти объемом до 65536 байт, 256 устройств ввода, 256 устройств вывода. Восьмиразрядное арифметико-логическое устройство микропроцессора обеспечивает выполнение арифметических и логических операций над двоичными данными, представленными в дополнительном коде, а также обработку двоично-десятичных упакованных чисел. [3]
 |
Цикл канала для режима минимального включения микропроцессора. [4] |
В такте Т2 производится переключение направления работы канала адреса / данных. Длительность цикла канала может быть удлинена использованием управляющего сигнала RDY. Этот сигнал позволяет разработчику синхронизировать скорость работы внешней памяти со скоростью работы микропроцессора введением в цикл канала между тактами ТЗ и Т4 дополнительных тактов ожидания Twi. В течение тактов ожидания данные на канале остаются неизменными. Между тактом Т4 текущего цикла и тактом TI следующего цикла канала процессор может вводить дополнительные холостые такты, предназначенные для выполнения внутренних действий. [5]
Для адресации ячеек памяти в каждом банке используются разряды А19 - А1 канала адреса микропроцессора. Байт данных с четным адресом пересылается по линиям D7 - DO канала данных, а байт данных с нечетным адресом - по линиям D15 - D8 канала данных. Микропроцессор вырабатывает сигналы ВНЕ и АО, используемые для выбора соответствующего банка памяти. [6]
 |
Диаграмма состояний типичного машинного цикла КР580ВМ80А. [7] |
При выполнении команды HLT микропроцессор переходит в состояние останов и переводит буферные схемы канала адреса и данных в высокоомное состояние. [8]
Центральный процессор начинает операцию ввода-вывода путем используемого канала и ВУ, а также указания каналу адреса первой команды программы канала в основной памяти машины. Команда канала содержит код операции, признаки, счетчик и адрес памяти. Различают шесть операций ввода-вывода: чтение, запись, чтение в обратном направлении, управление, уточнение состояния и переход в канале. При выполнении чтения и чтения в обратном направлении информация передается от ВУ в основную память. В ходе операции записи информация передается от основной памяти к ВУ. При операции управления контроллер получает приказ, который оно декодирует, и выполняет действия, не связанные с пересылкой информации. Запись и управление выполняются каналом аналогичным образом. Прекращение операции ввода-вывода приводит к прерыванию; информация о состоянии выполнения операции ввода-вывода, которая вызвала прерывание, сохраняется в слове состояния канала ( CSW), структура которого рассматривается ниже. Дополнительная информация, зависящая от типа ВУ, передается контроллером в процессор в ходе операции уточнения состояния. Операции чтения и проверки состояния выполняются каналом одинаково. Программа канала представляет собой последовательность команд канала ( CCW), обычно располагаемых в последовательных ячейках памяти. [9]
Цикл записи ( как и цикл чтения) начинается с выдачи сигнала ALE и адреса па канал адреса. В такте Т2 непосредственно за выдачей адреса на канал Л / О выдаются данные для записи в адресуемое устройство. [10]
В его функции входят: установление связи с селекторным каналом ЕС ЭВМ, передача в этот канал адреса и байтов состояния, передача в селекторный канал и прием из него данных, завершение связи с каналом, прием из концентратора байтов состояния и управляющих сигналов, прием и выдача данных в концентратор, согласование уровней сигналов канала и концентратора. [11]
В системе с микропроцессором КМ1810ВМ86 различают три канала: локальный ( мультиплексный канал адреса / данных - МП), к которому подключают ограниченное число ЗУ и УВВ; резидентный, состоящий из буферизованных каналов адреса, данных и управления, распределенных на одной или двух платах с одним МП, с подключенными ЗУ и УВВ, доступными только одному процессору; системный, объединяющий одну или несколько процессорных систем в многопроцессорную с общими системными ресурсами. Арбитраж доступа к системным ресурсам осуществляют микросхемы КР1810ВБ89, устанавливаемые в каждом процессорном модуле. Число буферных схем адреса и данных для сопряжения с системным каналом определяется разрядностью адреса и данных процессорного модуля. Системный канал позволяет наращивать и модернизировать систему, подключая новые процессорные модули. [12]
Микропроцессор имеет раздельные 16-разрядный канал адреса и 8-разрядный канал данных. Канал адреса обеспечивает прямую адресацию внешней памяти объемом до 65536 байт, 256 устройств ввода, 256 устройств вывода. Восьмиразрядное арифметико-логическое устройство микропроцессора обеспечивает выполнение арифметических и логических операций над двоичными данными, представленными в дополнительном коде, а также обработку двоично-десятичных упакованных чисел. [13]
Микросхемы представляют собой параллельное центральное 8-разрядное процессорное устройство с фиксированной системой команд. ИС имеют раздельные 16-разрядный канал адреса и 8-разрядный канал данных. Канал адреса обеспечивает прямую адресацию внешней памяти объемом до 65536 байт, 256 устройств ввода и 256 устройств вывода. АЛУ микропроцессора обеспечивает выполнение арифметических и логических операций над двоичными данными, представленными в дополнительном коде, а также обработку двоично-десятичных упакованных чисел. [14]
Для пользователя действия, выполняемые микропроцессором, представляют собой последовательность циклов канала по обмену информацией с памятью или периферийными устройствами. В такте Т1 на канал адреса данных всегда выдается адресная информация. В этом же такте вырабатывается сигнал ALE, который позволяет идентифицировать начало цикла канала и используется как стробирующий для занесения адресной информации во внешний регистр адреса. [15]
Страницы: 1 2