Качество - схема
Cтраница 2
 |
Схема четырехразрядного двоичного счетчика на / - триггерах с параллельным переносом. [16] |
В качестве схем И использованы входы триггеров & / и & К. [17]
В качестве иэмерйтеяьной схемы используется мост. [18]
 |
Функциональная схема распределителя на схемах задержки с обратными связями. [19] |
В качестве схем задержки могут использоваться любые типы задержек. Хорошие результаты дает применение электромагнитных активных линий задержки [6.6], сдвигающих регистров, тактируемых импульсных ЛЗ на основе С-цепочки и других схем. [20]
 |
Базисный интегрирующий блок. [21] |
В качестве схемы сравнения применен интегральный усилитель 1УТ401Б, на выход которого для увеличения отдаваемого в нагрузку тока введен эмиттерный повторитель на транзисторах разного типа проводимости. Введение диодов V6, V7 и конденсаторов СЮ, СП обеспечивает устойчивую работу цепи начальной установки. Для компенсации начального смещения основного ОУ 1УТ531 и схемы сравнения на основе 1УТ401Б введены делители напряжения R5, R6 и Rll, R12 соответственно. [22]
В качестве схемы сравнения н УПТ использована типовая схема рис. 6 - 77, а, которая управляет схемой триггера Шмптта, выполняющей роль релейного элемента. [23]
В качестве схемы интегрирования был принят метод Рунге-Кутта. [24]
В качестве схем памяти совместно с МПК могут быть использованы также стандартные БИС ОЗУ и ПЗУ, не входящие в данный МПК, но сопрягающиеся с ним конструктивно и по электрическим параметрам. [25]
В качестве схем управления в БИС ЗУ применяют дешифраторы ( ДШ), адресные формирователи, усилители считывания и записи, схемы синхронизации и местного управления. Состав схем управления зависит от типа БИС ЗУ; в них предусматривают также схемы, обеспечивающие согласование БИС ЗУ по логическим уровням с другими типами серийно выпускаемых ИМС. [26]
В качестве схем совпадений и запрещения, не требующих временного совпадения импульсов на входе, могут быть применены также импульсные схемы с триодными усилителями, в которых импульс на одном из выходов временно запоминается до прихода импульса на второй вход. Это запоминание осуществляется в схеме совпадений ( фиг. Допустимое время запоминания импульса на базе триода выбирается обычно порядка 0 1 - 0 2 мксек. [27]
 |
Схемы тактирования микропроцессора ВМ85А. [28] |
В качестве схемы сброса рекомендуется цепочка, эквивалентная примененной в схеме на рис. 2.17. Вход READY может быть использован для организации асинхронного доступа к системной магистрали. Как и в ЦП на базе ВМ80, в ЦП на базе ВМ85А возможны два варианта построения системной линии подтверждения обмена, отличающиеся друг от друга уровнем активности. Выходы CLK и RESET применяются в качестве системных линий CCLK и INIT передачи тактовых импульсов и сигнала начальной установки соответственно. [29]
В качестве схем прямой и обратной последовательностей для трехфазных линий может применяться любая из двух схем, показанных на фиг. [30]
Страницы: 1 2 3 4 5