Длительность - выходной сигнал
Cтраница 3
Таким образом, транзистор VT1 находится в закрытом состоянии в период от появления первого положительного управляющего импульса до момента появления второго положительного импульса, и, следовательно, длительность выходного сигнала, снимаемого с коллектора транзистора VT1, будет равна периоду между двумя соседними импульсами управления. Эта схема обладает высокой стабильностью и надежностью в работе. [31]
 |
Триггер со счетным входом. [32] |
Таким образом, транзистор 77 находится в закрытом состоянии в период от появления первого положительного управляющего импульса до момента появления второго положительного импульса, и, следовательно, длительность выходного сигнала, снимаемого с коллектора транзистора 77, будет равна периоду между двумя соседними импульсами управления. Большим преимуществом этой схемы является быстрое и надежное запирание открытого транзистора за счет накопленной в емкости конденсатора энергии в нерабочем полупериоде. [33]
 |
Схема совпадения на два входа ( вентиль. [34] |
Длительность выходного сигнала определяется временем совпадения входных сигналов. [35]
На интервале значения сигнала G О происходит заряд конденсатора С. Длительность выходного сигнала Q 1 определяется времязадающей ЛС-цепью. [36]
 |
Схема несимметричного триггера с эмиттерной. [37] |
В зависимости от напряжения смещения на базе 77 триггер может срабатывать как от однополярных, так и от двуполярных сигналов. При однополярном входном сигнале длительность выходного сигнала зависит от длительности входного сигнала и в основном определяется временем его изменения между порогом срабатывания и порогом отпускания триггера. [38]
К ЭОС этого типа относятся только элементы памяти с фиксацией воздействия. Так как время между включающим и выключающими импульсными сигналами не может быть меньше длительности одного такта, то и длительность выходного сигнала ЭОС будет не меньше длительности такта. Следовательно, выходные сигналы обоих типов ЭОС - потенциальные. [39]
 |
Схемы импульсных усилителей с емкостной связью ( а, в и диаграммы кмпульсов на входах и выходах ( б, г этих усилителей. [40] |
Свых Импульс положительной полярности с Свых представляет собой выходное напряжение [ Увых. Следует иметь в виду, что закрытие транзистора VT произошло еще раньше - по окончании заряда конденсатора СВх, поэтому длительность выходного сигнала определяется постоянной времени заряда входного конденсатора. [41]
Режимы работы транзисторов должны контролироваться с учетом возможных неблагоприятных сочетаний условий эксплуатации аппаратуры. При измерениях необходимо принижать во внимание колебания напряжений источников питания, значение и характер нагрузки на выходе блока, амплитуды, длительности выходных сигналов, уровни внешних воздействующих факторов. [42]
Режимы работы транзисторов должны контролироватья с учетом возможных неблагоприятных сочетаний условий эксплуатации аппаратуры. При измерениях необходимо принимать во внимание колебания напряжений источников питания, значение и характер нагрузки на выходе блока, амплитуды, длительности выходных сигналов, уровни внешних воздействующих факторов. [43]
 |
Схемы параллельного включения транзисторов. [44] |
Режимы работы транзисторов должны контролироваться с учетом возможных неблагоприятных сочетаний условий эксплуатации аппаратуры. При измерениях необходимо принимать во внимание колебания напряжений источников питания, значение и характер нагрузки на выходе блока, колебания амплитуды и длительности выходных сигналов, уровни внешних воздействующих факторов. [45]
Страницы: 1 2 3 4 5