Cтраница 3
Операционные режимы ССОР. [31] |
Этот 24-битный регистр чтения / записи используется для управления и запроса операций ССОР. Формат регистра показан на рис. 3.50. Биты управления не должны меняться в течение работы ССОР, за исключением битов разрешения прерывания. Биты управления ОРМ [ 1: 0 ] и LRC должны меняться только в том случае, если ССОР находится в состоянии сброса. Другие биты управления могут меняться, если ССОр находится в состоянии сброса или когда обработка приостановлена. [32]
Состояние сброса возникает при появлении сигнала активного уровня на контакте RESET. В этом состоянии: происходит сброс внутренних периферийных устройств; регистры модификации устанавливаются в FFFF; регистр уровней приоритета прерываний очищается; регистр BCR устанавливается в FFFF, что добавляет 15 состояний ожидания ко всем обращениям к внешней памяти; указатель стека очищается; биты режима масштабирования, режима трассировки, флаг цикла и биты условий в SR сбрасываются, биты маски прерываний в SR устанавливаются в 1; бит разрешения ПЗУ данных, бит задержки и бит стробирования памяти сбрасываются. DSP не выходит из состояния сброса, пока на контакте RESET сохраняется сигнал активного уровня. После выхода из состояния сброса биты операционного режима в OMR загружаются извне по линиям MODA, MODB и выполнение программы начинается с адреса Е000 в памяти программ в нормальном расширенном режиме или с адреса 0000 в остальных операционных режимах. [33]
По-прежнему бит 7 атрибутного байта может управлять мерцанием символов или интенсивностью пикселов фона. Однако в адаптере EGA битом разрешения мерцания служит бит 3 регистра управления режимом атрибутного контроллера ( регистр 10h порта ЗСОЮ. Когда бит разрешения мерцания находится в состоянии 0, т.е. мер - - цание запрещено, для цветов пикселов фона доступны все 16 регистров палитры. [34]
Элемент перечня возможностей, защищенный с помощью шифрования. [35] |
Этот новый элемент перечня возможностей посылается обратно запрашивающему процессу. Теперь пользователь может передать его, скажем, отправив по электронной почте своему другу. Если друг попытается установить в единицу какой-либо бит разрешения, сервер тут же обнаружит это, так как значение функции / изменится. [36]
Бит готовности вывода в регистре состояния указывает, что последовательный канал готов к посылке байта данных. Биту придается высокий уровень при начальной установке и при получении канальным адаптером подтверждения от последовательного канала. Сигнал Outputlnt принимает высокий уровень, если высокий уровень имеют и бит готовности вывода, и бит разрешения прерывания. Низкий уровень этот сигнал приобретает при начальной установке. [37]
Изменение состояния процессора. [38] |
При использовании приведенной схемы возникает проблема, заключающаяся в том, что все прерывания применяют одни и те же ячейки для запоминания и восстановления. Поэтому, случись второе прерывание во время выполнения программы обработки первого, будет потеряно старое PSW, так как на его место будет записано PSW очередной прерванной программы. Чтобы этого не происходило, надо запретить новые прерывания, пока не будут обработаны предыдущие. Это можно сделать просто, отведя для этой цели один бит разрешения / запрещения прерываний в PSW, устанавливая его в 1 в старом PSW и сбрасывая в новом. Тогда, как только новое PSW становится текущим, прерывания запрещаются, а при возврате из прерывания ( RTI) текущее PSW заменяется старым ( сохраняемым), и они снова разрешаются. [39]
В операции ввода символ принимается от ВУ и запоминается в регистре данных управляющей логики. Затем фиксируется готовность данных в регистре состояния, который проверяется ЦП. Затем с помощью программного ввода ( см. § 4.1) символ считывается с ЦП. В интерфейс можно ввести логику генерирования прерывания по готовности данных, если установлен бит разрешения прерывания в регистре управления. Вывод выполняется в аналогичной, но обратной последовательности. ЦП ожидает освобождения регистра данных передатчика. Это фиксируется контролем регистра состояния или по прерыванию. [40]