Управляющий бит
Cтраница 1
Управляющий бит Запуск в общем случае может представлять собой достаточно сложную логическую функцию, зависящую от разных сигналов управления, в том числе и от флагов таймеров, составляющих ГИВ. [1]
Если управляющий бит состояния стоп по сбою установлен в единицу и имеет место одно из вышеперечисленных условий, то машина переходит в состояние стоп по сбою. Если управляющий бит состояния стоп по сбою равен нулю, то машина может пытаться продолжить работу или может перейти в состояние стоп по сбою в зависимости от типа ошибки и модели. В исходном состоянии управляющий бит состояния стоп по сбою устанавливается в единицу. Если появляется нарушение в самом управляющем регистре 14, то предполагается, что управляющий бит состояния стоп по сбою находится в состоянии единица. [2]
Из управляющих битов ассоциативной памяти выделим бит правильности и бит использования. Бит правильности устанавливается в нуль при загрузке регистра Таблицы сегментов. Регистр Таблицы сегментов перезагружается всякий раз при инициировании задачи. [3]
Если этот управляющий бит равен единице, то содержимое области расширенной записи состояния при выполнении прерывания может быть изменено; если же управляющий бит равен нулю, то содержимое данной области может быть изменено только под управлением бита 8 управляющего регистра 14, который является управляющим битом асинхронной расширенной записи состояния при аппаратном контроле. Бит 1 управляющего регистра 14 в исходном состоянии устанавливается в единицу. [4]
Следует изменять содержимое управляющих битов регистра ( кроме TXIE) только тогда, когда приемник находится в состоянии индивидуального сброса. [5]
В случае установки управляющего бита асинхронной фиксированной записи состояния при аппаратном контроле в единицу программное использование области фиксированной записи должно быть ограничено выборкой данных из этой области. [6]
 |
Программирование выбора правого / левого слова приемника. [7] |
Когда доступный для записи и чтения управляющий бит RXIE устанавливается, разрешаются прерывания приемника для слов данных справа и слева, а работа DSP прерывается, если установлен один или оба бита RLDF и RRDF. Когда RXIE сбрасывается, прерывания приемника запрещаются, однако биты RLDF и RRDF продолжают отображать условие заполнения регистра данных приемника. [8]
Когда доступный для записи и чтения управляющий бит TXIE устанавливается, разрешаются прерывания передатчика для слов данных справа и слева, а работа DSP прерывается, если установлен один или оба бита TLDE и TRDE. Когда TXIE сбрасывается, прерывания передатчика запрещаются, однако биты TLDE и TRDE продолжают отображать условие пустоты регистра данных приемника. [9]
 |
Приоритеты прерываний SAI.| Управление длиной слова приемника. [10] |
Доступный для записи и для чтения управляющий бит ведущего приемника позволяет переключать работу секции приемника из режима ведущего в режим ведомого и наоборот. Когда этот бит установлен, секция приемника SAI устанавливается в режим ведущего. В режиме ведущего управление приемника происходит с помощью выводов SCKR и WSR. В режиме ведомого управление этими выводами осуществляется от внешнего источника. Содержимое бита RMST сбрасывается во время аппаратного или программного сбросов. [11]
 |
Управление длиной слова передатчика.| Программирование направления сдвига данных передатчика. [12] |
Доступный для записи и для чтения управляющий бит ведущего передатчика позволяет переключать работу секции передатчика из режима ведущего в режим ведомого и наоборот. Когда этот бит установлен, секция передатчика SAI устанавливается в режим ведущего. В режиме ведущего управление передатчика происходит с помощью выводов SCKT и WST. В режиме ведомого управление этими выводами осуществляется от внешнего источника. Содержимое бита TMST сбрасывается во время аппаратного или программного сбросов. [13]
Доступный для записи и для чтения управляющий бит разрешения работы приемника 0 разрешает выполнение операции приемника 0 SAI. Когда этот бит установлен, работа приемника 0 разрешена. И наоборот, когда этот бит сброшен, работа приемника запрещена. Если оба бита R0EN и R1EN сбрасываются, то работа секции приемника запрещается, что эквивалентно состоянию индивидуального сброса. Содержимое бита R0EN сбрасывается во время аппаратного или программного сбросов. [14]
Доступный для записи и для чтения управляющий бит разрешения работы приемника 1 разрешает выполнение операции приемника 1 SAI. Когда этот бит установлен, работа приемника 1 разрешена. И наоборот, когда этот бит сброшен, работа приемника запрещена. Если оба бита R0EN и R1EN сбрасываются, то работа секции приемника запрещается, что эквивалентно состоянию индивидуального сброса. Содержимое бита R1EN сбрасывается во время аппаратного или программного сбросов. [15]
Страницы: 1 2 3