Бита - состояние
Cтраница 2
В табл. 13.19 показано, в каких случаях и как обрабатываются биты состояния. [16]
Четыре старших бита регистра Состояние прерывания 2 доступны для микропроцессора как биты состояния. Таким образом, если один из битов 0 - 2 генерирует прерывание, указывая, что имело место изменение состояния, то соответствующий бит состояния ( биты 3 - 5) может быть считан для определения, какое новое состояние возникло. [17]
Состоянию Питание включено соответствуют следующие режимы: запрещены все передатчики и все приемники; биты состояния прерывания не установлены. [18]
Если при выполнении команды устройство было опрошено, на что указывает наличие бита занято в CSW, то условие прерывания в устройстве сбрасывается и CSW содержит биты ошибка в программе или нарушение защиты, а также биты состояния, обеспечиваемые устройством. [19]
Если среди представленных битов состояния имеются единичные, то это означает, что приказ отвергнут, причем в этом случае в процессоре, выдавшем приказ, устанавливается признак результата 1 и в регистр, определяемый полем Rj команды SIGP, записываются биты состояния. [20]
Логика, сгенерированная для цифрового автомата компилятором системы MAX PLUS II, будет работать так, как определено в TDF-файле Однако проекты с использованием цифровых автоматов часто допускают значения битов состояний, которые не присваиваются правильным состояниям Эти значения с не присвоенными битами состояний называются неправильными состояниями. [21]
Биты состояния в CSW описывают эту ошибку. Состояние канала и ход операции ввода-вывода непредсказуемы. [22]
 |
Логика управления шиной. [23] |
Биты состояния используются как управляющие сигналы в остальной части машинного цикла, когда осуществляется обмен данными между МП и одной из компонент. Биты состояния INPUT и OUTPUT указывают циклы считывания и записи. Бит MEMR отличает обмен с памятью от передачи ВВ. Управляющие сигналы DBIN и WR от МП синхронизируют передачу данных в операциях считывания и записи. [24]
 |
Интерпретация байта состояния каналов ПДП. [25] |
Интерпретация битов байта состояния полученного таким способом, показана на рис. 8.19. Четыре бита состояния ТС указывают, какие каналы сгенерировали сигнал ТС после того, как байт состояния был прочитан последний раз. Таким образом, биты состояния ТС указывают, была ли завершена передача блока в течение этого промежутка времени. [26]
Индивидуальное состояние сброса VCOP вводится как только бит ME в VCRA очистится. В этом случае биты состояния очищаются, внутренние указатели и внутренние цепи сбрасываются в сотояния, которые для них приняты по умолчанию. [27]
 |
Регистр управления / состояния FCOP ( FCSR.| Рабочие режимы FCOP. [28] |
Бит, если установлен, разрешает прерывание по опустошению буфера входных данных. Когда FDIIE очищен, заблокировано и нужно обращаться к биту состояния FDIBE, чтобы определить, пуст ли FDIR. [29]
Этот признак существует, если CPU, выполняющий команду, обнаруживает неправильное функционирование оборудования, которое повлияло только на выполне ние этой команды и связанного с ней приказа. Код приказа может передаваться или не передаваться, быть принятым или нет -, а биты состояния, выдаваемые адресуемым CPU, могут быть ошибочными. [30]
Страницы: 1 2 3