Очередь - команда
Cтраница 1
Очередь команд представляет собой набор байтовых регистров и выполняет роль регистра команд, в котором хранятся коды, выбранные из программной памяти. Длина очереди составляет 6 байт, что соответствует максимально длинному формату команд. Наличие очереди команд, а также способность операционного устройства и шинного интерфейса работать параллельно позволяют совместить во времени фазы выборки команды и выполнения заданной операции: пока одна команда исполняется в операционном устройстве, шинный интерфейс осуществляет выборку следующей команды. [1]
 |
Укрупненная структурная схема СПВБ ВМ89.| Выборка команд с использованием очереди. [2] |
Очередь команд используется для повышения производительности процессора при выборке их из памяти. [3]
 |
Временная диаграмма работы МП ВИ88. [4] |
Длина очереди команд МП ВМ88 выбрана равной 4 байт, поскольку в отличие от ВМ86 ВМ88 может считывать только байты ( а не слова) за один цикл шины и соответствующее увеличение времени выборки команд не позволяет полностью использовать 6-байтовую очередь для повышения производительности. Передача в ВМ88 одного байта за цикл шины приводит к увеличению времени выполнения команд на четыре такта при передаче каждого слова. Поэтому при оценке времени выполнения команд необходимо учитывать число обращений к памяти и к портам ввода - вывода для передачи слов. [5]
Идентифицирует состояние внутренней 6-байтовой очереди команд МП ( табл. 1.11) и действует в течение такта синхронизации после выполнения операции над очередью. Сигналы QS1 - QSO предназначены для сопроцессора, который воспринимает команды и операнды с помощью команды ESC. Сопроцессор контролирует шину AD и фиксирует момент, когда из программной памяти выбирается предназначенная для него команда ESC, а затем следит за очередью команд и определяет момент, когда эта команда должна выполняться. [6]
Устройство сопряжения с шиной помимо регистров очереди команд имеет блок 16-разрядных регистров переадресации, 16-разрядный сумматор адреса. [7]
Они позволяют сопроцессору следить за состоянием очереди команд ЦП с тем, чтобы синхронизировать начало выполнения очередной команды. [8]
 |
Временные диаграммы сигнала RDY в нормально готовой ( а и нормально неготовой ( 6 системах. [9] |
Цикл шины выполняется, когда требуется заполнить очередь команд или осуществить обмен данными в процессе выполнения команды. Если цикл шины не требуется, то формируются холостые такты TI, во время которых устройство шинного интерфейса остается пассивным. В течение такта TI на линиях S6 - - S3 микропроцессор сохраняет сигналы состояния от предыдущего цикла шины. Если в предыдущем цикле производилась запись, МП сохраняет на линиях AD записываемые данные до следующего цикла шины; если производилось чтение, МП не управляет линиями до начала следующего цикла шины. Число холостых тактов зависит от длительности выполняемой команды и может быть достаточно большим. [10]
 |
Структурная схема микропроцессора KM18IOBM86. [11] |
В УСК входят: шесть 8-разрядных регистров очереди команд; четыре 16-разрядных сегментных регистра; 16-разрядный регистр адреса ( указателя) команды; 16-разрядный регистр обмена; 16-разрядный сумматор адреса. [12]
Сигналы QS1, QSO, характеризующие состояние очереди команд МП, изменяются по срезу импульса CLK ( с минимальной задержкой 10 не) в каждом такте шины, включая холостые такты TI и такты ожидания TW, поскольку состояние очереди не прямо зависит от активности шины. Внешние схемы могут опрашивать эти сигналы по фронту импульса CLK, но необходимо учитывать, что значения QS1 и QSO относятся к предыдущему такту. [13]
 |
Менеджер служб. [14] |
С параметром False метод Process equests лишь опрашивает очередь команд службы и возвращает управление потоку, если очередь пуста. [15]
Страницы: 1 2 3 4