Очередь - команда
Cтраница 4
В микропроцессоре КР1810ВМ86 выборка команд и их выполнение производятся параллельно, причем для повышения производительности предусмотрена предварительная выборка команд. Блок предварительной выборки команд выполнен на трех 16-разрядных или шести 8-разрядных регистрах очереди команд, что позволяет хранить до шести байт кода команды. Очередь организована по принципу: первым пришел - первым обслужили. Шестибайтная глубина предварительной очереди команд позволяет удовлетворять запросы в кодах команды настолько эффективно, что микропроцессор практически не простаивает в ожидании выборки команды из памяти. [46]
В микропроцессоре КР1810ВМ86 выборка команд и их выпол-пение производятся параллельно, причем для повышения производительности предусмотрена предварительная выборка команд. Блок предварительной выборки команд выполнен на трех 16-разрядных или шести 8-разрядных регистрах очереди команд, что позволяет хранить до шести байт кода команды. Очередь организована по принципу: первым пришел - первым обслужили. Шестибайтная глубина предварительной очереди команд позволяет удовлетворять запросы в кодах команды настолько эффективно, что микропроцессор практически не простаивает в ожидании выборки команды из памяти. [47]
Необходимо отметить, что при обращении к таблице указателей сегментные регистры не используются. После установления нового содержимого регистров IP и CS микропроцессор выбирает код операции первой команды подпрограммы и затем выполняет обычные действия по заполнению очереди команд, выполнению команд и обмену данными. [48]
Естественно, что ЦП и сопроцессор должны иметь общую линию сброса. Когда к ЦП подключены сопроцессор и независимый процессор, который выбирает свои команды, сопроцессор должен определять, каким процессором выбирается команда, чтобы правильно модифицировать свою очередь команд. Для этого сопроцессор контролирует бит состояния ST6, на который МП ВМ88, как и ВМ86, всегда выводит напряжение низкого уровня, а процессор ввода - вывода ВМ89 - высокого уровня. [49]
 |
Пример обработки последовательности команд. [50] |
На рис. 4.4 показан пример обработки последовательности команд в которой 1-я команда ( ранее принятая в блок регистров очереди команд) предусматривает выполнение некоторой операции над данными, хранящимися в регистрах микропроцессора, и запись результата в память; 2-я команда также выполняет операцию над хранящимися в процессоре данными, но в отличие от 1 - й команды не предусматривает записи результата в память; 3-я команда требует извлечения операнда из оперативной памяти. В интервалах времени, свободных от записи или чтения данных из оперативной памяти, производится обращение к ней для выборки очередных команд, устанавливаемых в очередь в блоке регистров очереди команд. [51]
Принципиально его структура типовая, однако обладает существенными особенностями. Главными из них являются объединение магистралей адресов и данных ( магистраль А / Д) связи с внешними ОЗУ и ПЗУ и наличие буферных регистров адресов и данных БРАД, регистров сегментов ( отдельных областей) памяти CS ES, регистров адреса IP и сумматора адреса СА и регистров очереди команд РОК, связанных магистралью команд К с устройствами жесткого аппаратного микропрограммного МКУ и общего УУ управления. Связь БРАД с регистрами общего назначения АЛУ по информационной магистрали И производится через обменный регистр РО. [52]
Очередь команд представляет собой набор байтовых регистров и выполняет роль регистра команд, в котором хранятся коды, выбранные из программной памяти. Длина очереди составляет 6 байт, что соответствует максимально длинному формату команд. Наличие очереди команд, а также способность операционного устройства и шинного интерфейса работать параллельно позволяют совместить во времени фазы выборки команды и выполнения заданной операции: пока одна команда исполняется в операционном устройстве, шинный интерфейс осуществляет выборку следующей команды. [53]
При разработке ВМ86 применены новые архитектурные решения, к которым, в частности, относится разделение функций сопряжения с шиной выполнения команд. Блок сопряжения с шиной БСШ обеспечивает функции, связанные с выборкой операндов и кодов команд из памяти, запоминанием операндов, установлением очередности команд, а также формированием адресов операндов и команд. Исполнительный блок ИБ получает команды из очереди команд и указывает адрес операнда для БСШ. Операнды из памяти поступают через БСШ на обработку в ИБ, который выполняет предписанные операции и возвращает результаты в память через БСШ. Важно подчеркнуть, что эти блоки работают параллельно, причем БСШ обеспечивает извлечение кодов команд заблаговременно, в то время как ИБ выполняет текущую команду. [54]
Он является аналогом стандартного программного счетчика с той лишь разницей, что его содержимое определяет адрес команды лишь в совокупности с содержимым регистра CS; если же CS заполнен нулями, аналогия становится полной. Модификация IP осуществляется шинным интерфейсом так, что при обычной работе IP содержит смещение того командного слова, которое шинный интерфейс будет выбирать из памяти. Оно не совпадает со смещением очередной команды ( находящейся в этот момент на выходе очереди команд), которую будет выполнять операционное устройство. Поэтому при запоминании содержимого IP в стеке, например при вызове подпрограмм, оно автоматически корректируется, чтобы адресовать - следующую команду, которая будет выполняться. Непосредственный доступ к IP имеют команды передачи управления. [55]
Идентифицирует состояние внутренней 6-байтовой очереди команд МП ( табл. 1.11) и действует в течение такта синхронизации после выполнения операции над очередью. Сигналы QS1 - QSO предназначены для сопроцессора, который воспринимает команды и операнды с помощью команды ESC. Сопроцессор контролирует шину AD и фиксирует момент, когда из программной памяти выбирается предназначенная для него команда ESC, а затем следит за очередью команд и определяет момент, когда эта команда должна выполняться. [56]
В микропроцессоре КР1810ВМ86 выборка команд и их выполнение производятся параллельно, причем для повышения производительности предусмотрена предварительная выборка команд. Блок предварительной выборки команд выполнен на трех 16-разрядных или шести 8-разрядных регистрах очереди команд, что позволяет хранить до шести байт кода команды. Очередь организована по принципу: первым пришел - первым обслужили. Шестибайтная глубина предварительной очереди команд позволяет удовлетворять запросы в кодах команды настолько эффективно, что микропроцессор практически не простаивает в ожидании выборки команды из памяти. [57]
В микропроцессоре КР1810ВМ86 выборка команд и их выпол-пение производятся параллельно, причем для повышения производительности предусмотрена предварительная выборка команд. Блок предварительной выборки команд выполнен на трех 16-разрядных или шести 8-разрядных регистрах очереди команд, что позволяет хранить до шести байт кода команды. Очередь организована по принципу: первым пришел - первым обслужили. Шестибайтная глубина предварительной очереди команд позволяет удовлетворять запросы в кодах команды настолько эффективно, что микропроцессор практически не простаивает в ожидании выборки команды из памяти. [58]
Поэтому в состав математического обеспечения ЭВМ обязательно входит библиотека отладочных программ. Каждая программа имеет свое назначение и позволяет отыскивать те или иные классы ошибок в программе. Наиболее широко распространена отлаживающая программа типа прокрутки. Она выполняет по очереди команды указанного ей участка программы и после каждой выдает исчерпывающую информацию о самой команде, операндах, участвовавших в ее исполнении, и результате операции. Вся эта информация передается на печатающее устройство, поэтому программист может за рабочим столом проанализировать ее и выявить ошибки в программе, не тратя при этом машинного времени. Возможно автоматическое сравнение результатов ручного и машинного счета контрольного варианта с печатью информации о неправильно работающих участках программы. [59]
Характеризуются двумя режимами работы ( минимальным и максимальным), которые отличаются способом формирования сигналов обмена и соответственно возможностями реализуемых систем. В максимальном режиме МП используются для построения МПС, в которых сигналы управления шиной вырабатываются К1810ВГ88 на основании кода, сформированного МП. Структура микропроцессора ориентирована на параллельное выполнение функций выборки и команд и состоит из устройства сопряжения канала ( УСК), устройства обработки ( УО) и устройства управления и синхронизации. В УСК входят шесть 8-разрядных регистров очереди команд, четыре 16-разрядных сегментных регистра; 16-разрядный регистр адреса ( указателя) команды; 16-разрядный регистр обмена; 16-разрядный сумматор адреса. Устройство обмена предназначено для выполнения операций по обработке данных и включает 16-разрядное АЛУ, восемь 16-разрядных регистров общего назначения, 16-разрядный регистр признаков состояния микропроцессора. [60]
Страницы: 1 2 3 4