Логический перепад

Cтраница 2

Схема элемента низкоуровневой эмиттерно-связаннои логики. [16]

Снижение мощности рассеяния кристаллов матричных БИС возможно путем уменьшения напряжения питания; уменьшения логического перепада; совершенствования добротности полупроводниковых компонентов; применения многоярусных схем на переключателях тока. [17]

Рабочая схема ТЛЭС с выровненными логическими уровнями на входе и выходе. [18]

Современные схемы ТЛЭС в интегральном исполнении характеризуются временами переключения 1 - 2 не, логическими перепадами 0 5 - 0 7 В, потребляемой мощностью в десятки милливатт. [19]

Для логических схем на МОП-транзисторах величина Ст может достигать 2 - 3 в, что объясняется большими логическими перепадами напряжения в этих схемах. [20]

Расчеты показывают, что влияние дестабилизирующих факторов ( напряжения питания, температуры и др.) на изменение логического перепада и, следовательно, на статическую помехоустойчивость существенно зависит от выбора схемы ИПТ. [21]

Используя транзисторно-транзисторные, диодно-транзисторные схемы и схемы с непосредственной связью, а также резистивно-тран-зисторные схемы, можно получить логический перепад 1 - ИО В в зависимости от требования к скорости и мощности. [22]

Схема элемента ЭСЛ. [23]

Разновидность малосигнальных ЭСЛ показана на рис. 1.35. Схема создана на основе классической ЭСЛ-схемы путем исключения эмит-терных повторителей и уменьшения логического перепада. Таким образом достигается существенное уменьшение потребляемой мощности без снижения быстродействия. Схема выполняет логическую функцию ИЛИ - НЕ по инверсному выходу и функцию ИЛИ - по прямому. [24]

Если крутизна БТ, по крайней мере, в 10 раз превышает крутизну длинноканального МОП-транзистора, то соответствующий такому отношению токов логический перепад составляет более 1 В. Больший логический перепад может быть обеспечен при более высоком значении Еп. [25]

Из этого выражения следует, что наилучшими энергетическими показателями ( минимальным значением Pta) обладают схемы, работающие при минимальных значениях логического перепада, напряжения питания и паразитной емкости. [26]

Однако эти схемы обладают существенными недостатками по сравнению со схемами с непосредственной связью: снижены быстродействие за счет времени перезарядки емкости связи при увеличенном значении величины логического перепада и динамическая помехоустойчивость из-за емкостной связи между каскадами; усложнена схема вследствие использования большего количества компонентов. [27]

Недостатки диодно-транзисторных схем следующие: а) значительное потребление мощности; б) пониженное быстродействие по сравнению с транзисторно-транзисторными элементами за счет времени перезарядки емкостей диодов смещения при значительной величине логического перепада; в) относительная сложность построения. [28]

Время задержки t1 включения логического элемента-интервал времени между входным и выходным сигналами при переходе напряжения на выходе логического элемента от напряжения 1 к напряжению О, измеренный на уровне 0 1 логического перепада входного сигнала и на уровне 0 9 выходного сигнала. [29]

ДСПТ свойственно потенциально высокое быстродействие, поскольку в этих схемах, как и в логических схемах ЭСЛ-типа, имеют место малые задержки, связанные с перезарядкой паразитных емкостей, вследствие малой амплитуды логических перепадов; принципиально отсутствуют задержки, связанные с насыщением транзисторов, и транзисторы работают в наиболее быстродействующем режиме, близком к режиму с общей базой. [30]

Страницы: 1 2 3 4