Задержка - элемент
Cтраница 1
 |
Схемы в фазовых координатах. [1] |
Задержка элемента обусловлена с физической точки зрения накоплением ( рассасыванием) носителей заряда до фиксированного порога. [2]
Время задержки элемента на МОП-транзисторах обычно 50 - 100 не. Однако эти элементы отличаются меньшей потребляемой мощностью, большой нагрузочной способностью и помехоустойчивостью и, что особенно важно, требуют меньшей площади на поверхности интегральной микросхемы. Схемы на МОП-транзисторах технологичны и дешевы. Поэтому они находят широкое применение, особенно в цифровых устройствах, не требующих очень высокого быстродействия, или в устройствах, для которых важна очень высокая степень интеграции, в таких, как, например, устройства памяти ( см. гл. [3]
Время задержки элемента ЭСЛ меньше, чем элемента ТТЛ, и обычно имеет значение 1 - 2 не. [4]
Тип time - время - используется для задания задержек элементов и времени приостанова процессов при моделировании. [5]
 |
Схема счетного триггера ( Т - триггера на базе элементов И-НЕ.| Условные обозначения триггеров. [6] |
Для правильной работы Т - триггера необходимо, чтобы время задержки элементов 5 и 6 превышало длительность счетного импульса. Таким образом, в течение двух тактовых сигналов происходит одно изменение выходного сигнала. [7]
Запуск нескольких элементов сдвига от одного элемента неприемлем из-за разброса величин задержек элементов; подача на стыковочный разряд тактов сдвига младших и старших разрядов также недопустима, поскольку сигнал совпадения двух тактов сдвига начнется позже и окончится раньше одного из тактов. Поэтому в многоразрядных однотактных регистрах такты сдвига обычно подаются с разных элементов ( с одного элемента на группу разрядов), причем искусственно создаются задержки ( например, применяется цепь последовательно включенных инверторов), на старшие разряды поступают опережающие такты сдвига. [8]
 |
Однотактный ( а и двухтактный ( б счетные триггеры на элементах И - ИЛИ - НЕ. [9] |
Однако при этом состояние триггера после воздействия установочного сигнала зависит от соотношения задержек элементов. [10]
При подстановке в формулы функции линейного распределения находим т; t0ma / 2, где т0 - время задержки элемента, имеющего минимальное время распространения заряда. [11]
Период следования импульсов не может превышать t3 CP схемы; 3) длительность фронта входных сигналов должна быть меньше, чем время задержки элементов памяти. [12]
Логические состязания возникают вследствие неодновременности изменений значения сигналов на входах элементов схемы, реализующей функцию, и, таким образом, зависят от задержек элементов и топологии схемы. [13]
В момент перехода к положению нуля в обратном коде импульс с последнего разряда счетчика через логический элемент Я3 подается на вход элемента задержки КРз - Триггер ТрО через время задержки элемента задержки КРз возвращается в исходное положение и логические элементы ЯБ и И6 открываются. [14]
Регулятор напряжения / по команде импульсного элемента 4 быстро снижает выходное напряжение электрофильтра. Спустя некоторый промежуток времени, определяемый задержкой элемента 5, напряжение электрофильтра начинает постепенно повышаться, пока вновь не достигнет напряжения пробоя. Затем вновь срабатывает элемент 4 и напряжение снижается. Среднее напряжение фильтра устанавливается на уровне примерно на 3 - 5 % ниже напряжения пробоя. Такая система регулирования напряжения принята в отечественных агрегатах серии АРС. В качестве регулирующего элемента в этих агрегатах используется магнитный усилитель с совмещенными обмотками. [15]
Страницы: 1 2